[发明专利]一种提升MOS器件栅控能力的方法有效
| 申请号： | 201711377930.9 | 申请日： | 2017-12-19 |
| 公开（公告）号： | CN108122989B | 公开（公告）日： | 2019-05-03 |
| 发明（设计）人： | 黄胜男;罗清威;李赟 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423;H01L21/28 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 多晶硅层 外围区 二氧化硅层 元胞区 控制栅 刻蚀 沉积 多晶硅栅 衬底 浮栅 去除 覆盖 半导体制造技术 浮栅结构 光刻胶层 刻蚀减薄 控制栅极 | ||
1.一种提升MOS器件栅控能力的方法，其特征在于，包括：
步骤S1、提供一衬底，所述衬底包括外围区和元胞区，位于所述元胞区的所述衬底的上表面设有浮栅结构层，沉积一第一多晶硅层，所述第一多晶硅层覆盖位于所述外围区的所述衬底和位于所述元胞区的所述浮栅结构层；
步骤S2、沉积一二氧化硅层，所述二氧化硅层覆盖所述第一多晶硅层；
步骤S3、刻蚀去除位于所述元胞区的所述二氧化硅层；
步骤S4、沉积一第二多晶硅层，所述第二多晶硅层覆盖位于所述外围区的所述二氧化硅层；
步骤S5、刻蚀位于所述元胞区的所述第一多晶硅层和所述浮栅结构层，以在所述元胞区形成多个由所述第一多晶硅层构成的控制栅及位于所述控制栅下的由所述浮栅结构层构成的浮栅，并去除位于所述外围区的所述第二多晶硅层和所述二氧化硅层；
步骤S6、沉积一光刻胶层，所述光刻胶层覆盖位于所述元胞区的所述衬底、所述控制栅及所述浮栅；
步骤S7、刻蚀减薄位于所述外围区的所述第一多晶硅层；
步骤S8、刻蚀位于所述外围区的所述第一多晶硅层，以在所述外围区形成多个由所述第一多晶硅层构成的多晶硅栅，所述多晶硅栅的高度小于所述控制栅的高度。
2.根据权利要求1的方法，其特征在于，所述浮栅结构层包括由下至上依次设置在位于所述元胞区的所述衬底上的第一绝缘层、浮栅多晶硅层及第二绝缘层。
3.根据权利要求1的方法，其特征在于，所述步骤S3中，以所述二氧化硅层为掩膜，在位于所述元胞区的所述二氧化硅层上形成第一刻蚀窗口，并根据所述第一刻蚀窗口刻蚀去除位于所述元胞区的所述二氧化硅层。
4.根据权利要求3的方法，其特征在于，所述步骤S3中，通过光刻在位于所述元胞区的所述二氧化硅层上形成所述第一刻蚀窗口。
5.根据权利要求1的方法，其特征在于，所述步骤S3中，采用干法刻蚀去除位于所述元胞区的所述二氧化硅层。
6.根据权利要求1的方法，其特征在于，所述步骤S5中，采用干法刻蚀形成所述控制栅。
7.根据权利要求1的方法，其特征在于，所述步骤S8中，采用干法刻蚀形成所述多晶硅栅。
8.根据权利要求1的方法，其特征在于，所述步骤S7中，刻蚀减薄位于所述外围区的所述第一多晶硅层后去除所述光刻胶层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711377930.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置结构的形成方法
- 下一篇：一种增强抗单粒子能力加固的槽型栅功率器件
- 同类专利
- 专利分类
