[发明专利]使用早期和后期地址以及循环计数寄存器来跟踪架构状态的流引擎

权利要求书

1.一种数据处理设备，其包括：

处理内核；

内存；和

流引擎，其被配置为接收存储在所述内存中的多个数据元素，并将所述多个数据元素作为数据流提供给所述处理内核，其中，所述流引擎包括：

早期地址生成器，用于生成与所述内存中的位置相对应的早期地址，其中，由所述早期地址生成器生成的每个早期地址都指示要取回的下一个数据元素在所述内存中的位置；

早期地址寄存器，用于存储由所述早期地址生成器生成的早期地址，所述早期地址对应于要从所述内存中取回的当前下一个数据元素；

缓冲器，用于存储从所述内存中与由所述早期地址生成器生成的所述早期地址相对应的所述位置中取回的所述数据元素；

流保存寄存器，其耦合到所述缓冲器；

后期地址生成器，用于生成与所述缓冲器中的位置相对应的后期地址，其中，由所述后期地址生成器生成的每个后期地址都指示要加载到所述流保存寄存器中的下一个数据元素在所述缓冲器中的位置，其中，由所述后期地址生成器生成的每个后期地址是通过确定当前循环计数值并通过将所述当前循环计数值乘以所述数据流的所述数据元素的大小来确定所述后期地址而生成的；

后期地址寄存器，用于存储由所述后期地址生成器生成的地址，所述地址对应于要加载到所述流保存寄存器中的当前下一个数据元素；和

输出，用于将存储在所述流保存寄存器中的数据元素作为所述数据流提供给所述处理内核。

2.根据权利要求1所述的数据处理设备，其中，由所述早期地址寄存器存储的地址与由所述后期地址寄存器存储的地址之间的差异反映了所述缓冲器中存储的所述数据流的所述数据元素的数量。

3.根据权利要求1所述的数据处理设备，其中，所述数据流包括多个嵌套循环，并且其中，对于所述多个嵌套循环中的每个循环，通过以下方式确定所述当前循环计数值：

将工作循环计数值提供给加法器；和

当提供给所述加法器的控制信号指示所述循环还剩下至少一个迭代时，增加所述工作循环计数值以获得所述当前循环计数值。

4.根据权利要求3所述的数据处理设备，包括：循环计数寄存器，用于存储所述工作循环计数值。

5.根据权利要求3所述的数据处理设备，包括：比较器，其耦合到所述加法器，以从所述加法器接收所述当前循环计数值，并将所述当前循环计数值与所述循环的迭代计数值进行比较，其中，当比较结果指示所述迭代计数值大于所述当前循环计数值时，提供给所述加法器的所述控制信号指示所述循环还剩下至少一个迭代。

6.根据权利要求5所述的数据处理设备，其中，当所述比较结果指示所述迭代计数值等于所述当前循环计数值时，所述比较器被配置为输出所述循环的结束信号。

7.根据权利要求5所述的数据处理设备，其中，所述流引擎包括流模板寄存器，所述流模板寄存器具有用于存储所述迭代计数值的字段。

8.根据权利要求1所述的数据处理设备，其中，所述流引擎还包括数据格式化器，所述数据格式化器被配置为根据指定的流定义来格式化存储在所述缓冲器中的所述数据元素。

9.根据权利要求8所述的数据处理设备，其中，所述指定的流定义包括指定所述数据流的所述数据元素的数据元素类型的信息，指定的数据元素类型是多种数据元素类型之一。

10.根据权利要求9所述的数据处理设备，其中，将所述数据元素类型选择为实数或具有实部分量和虚部分量的复数。

11.根据权利要求1所述的数据处理设备，还包括耦合到所述流引擎的输出和所述处理内核的数据总线，其中，所述数据流经由所述数据总线被提供给所述处理内核，并且所述数据总线能够分成多个大小相等的通道。

12.根据权利要求1所述的数据处理设备，其中，所述数据流的所有数据元素具有相同的大小。