[发明专利]数字化多道脉冲幅度分析器配置成形时间的系统设计方法

说明书

本发明涉及一种用于数字化多道脉冲幅度分析器实时动态配置成形时间的硬件系统的设计方法。该方法首先设计梯形滤波器的数学模型；根据数学模型，在matlab软件中，运用simulink模块库搭建梯形滤波器，并对搭建好的simulink梯形滤波器模型进行仿真检验；然后利用simulink模块库里的Signal Compiler模块，将搭建好的simulink梯形滤波器模型转换成超高速集成电路大规模硬件描述语言VHDL；在QuartusII软件中，将所得到的VHDL硬件代码打包成一个电路模块，将命令控制器的输出信号与VHDL硬件代码产生的电路模块中的可变参数端口相连接。本发明设计的硬件系统结构简单，可以实时动态配置成形时间，并且可以将该方法推广到其他需要配置硬件电路参数的应用领域上。

技术领域

本发明涉及数字化多道脉冲幅度分析器的设计技术，具体涉及一种用于数字化多道脉冲幅度分析器实时动态配置成形时间的硬件系统的设计方法。

背景技术

数字化多道脉冲幅度分析器是核辐射能谱测量的一种基本仪器。20世纪90 年代以来，多道脉冲幅度分析技术开始逐步向着数字化方向发展，性能优越的数字化多道取代模拟多道已成为技术发展的必然趋势。

数字化多道脉冲幅度分析器的核心技术是利用数字信号处理技术完成核脉冲信号的滤波成形与幅度提取。同时也是与模拟多道脉冲幅度分析器的主要区别。深入研究数字化多道脉冲幅度分析技术，是为了开展国产数字化多道脉冲幅度分析器的研制提供技术保障的。

数字化多道脉冲幅度分析器的发展是随着电子技术的发展而发展的，其更新换代很快。从结构方面看，经过多年的发展，数字多道脉冲幅度分析器主要形成以下几种结构。这几种结构是根据微型处理器的差异其数据采集系统的不同而划分的。

(1)基于通用微型计算机(如PC机)的多道脉冲幅度分析器。该系统主要的功能是将被ADC转换后的数字信号通过外围接口电路送入微机内进行处理，然后再显示处理结果。或者是经过D/A转换输出。这种系统在工业环境中运行的可靠性差，对安放的环境要求较高。

(2)基于单片机的多道脉冲幅度分析器。该系统由单片机及其一些外围芯片构成。以单片机为基础设计的系统具有极好的性价比。并且较为容易进行硬件裁剪，因而系统的可靠性和易用性都很好。在一些工业界的现场应用中，为了满足多个处理器之间的信息的交换，可以使CAN(Controller Area Network, 控制器局域网)、RS-232、RS-485等各种协议的总线将多个微处理器进行组网，但是这种网络的有效距离非常的短，相关的协议也很缺少，所以很难满足复杂、远程，较长距离(异地)的测控工作的要求。

(3)基于DSP(Digital Singnal Processor,数字信号处理器)的多道脉冲幅度分析器。DSP数字信号微处理器从理论上而言是不同于单片机的一种处理器的形式，常用的数字信号处理芯片可以分为两种，一种是专用的DSP芯片，一种是通用的DSP芯片。基于DSP数字信号微处理器的多道脉冲幅度分析器系统的一些特质如下：精度好、灵活性高、可靠性很好、易集成、可以分时复用，但是，DSP处理器的价格一般很贵。

(4)基于ARM的多道脉冲幅度分析器。ARM系列芯片资源丰富，内部有A/D模块、RS232串行口等等，可以嵌入操作系统uC/OS-II、linux以及嵌入式实时操作系统VxWorks等，可以满足多任务的并行处理和“软实时”的一般要求以及苛刻要求下的“硬实时”等要求。并且有功耗小、价格低等市场敏感性优点。

(5)基于FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)的多道脉冲幅度分析器。由于EDA(Electronic Design Automation,电子设计自动化)技术的发展和FPGA集成度的提高，FPGA包括了微控制器的一些特点，而且兼有了串行和并行的工作方式。目前国际上主流的数字化多道脉冲幅度分析器均采用这种结构。