[发明专利]一种任意采样率的基带数据生成方法及生成系统

说明书

本发明涉及一种任意采样率的基带数据生成方法及生成系统，采用基带数据生成系统实现，该基带数据生成系统包括FPGA、数模转换模块和电平处理模块，本发明中FPGA根据基带信号的码率，以及分频系数和倍频系数，产生正弦波信号，将滤波后的正弦波信号作为FPGA的输入时钟，产生频率与基带信号的码率数值相同的时钟信号，实现基带数据的均匀输出，本发明根据信号码率实时计算输出信号时钟，不仅可以满足码率连续可变的要求，而且适用于传输数据码率较高的系统，并且本发明方法设计简单，耗费硬件资源少，易于实现，应用广泛。

技术领域

本发明涉及一种任意采样率的基带数据生成方法及生成系统，属于信号处理领域。

背景技术

在现有的信号采样设计中，为了适应数据码率连续可变的要求，一种方法是根据传输数据的码率，采用重新配置参数来改变DAC的采样率，使采样点数固定不变，这种方法实现复杂，而且受硬件平台限制，实用性不强；另一种方法是采用内插滤波器进行分数倍插值，这种方法在数据码率比较高时，设计复杂，耗费硬件资源大，得不到广泛应用。

发明内容

本发明的目的在于克服现有技术的不足，提供一种任意采样率的基带数据生成方法，该方法根据信号码率实时计算数据输出时钟，实现了信号的均匀输出，不仅适应了数据码率连续可变的要求，而且适用于传输数据码率较高的系统，该方法设计简单，耗费硬件资源少，易于实现，应用广泛。

本发明的另外一个目的在于提供一种任意采样率的基带数据生成系统。

本发明的上述目的主要是通过如下技术方案予以实现的：

一种任意采样率的基带数据生成方法，采用基带数据生成系统实现，所述基带数据生成系统包括FPGA、数模转换模块和电平处理模块，具体实现方法包括如下步骤：

步骤(1)、FPGA根据基带信号的码率R_b、以及第一分频系数D和第一倍频系数M，产生频率为f₁的正弦波信号，并将所述正弦波信号发送给数模转换模块，所述频率f₁满足Q₁≤f₁≤Q₂，其中Q₁、Q₂分别为频率f₁的下限和上限值；

步骤(2)、数模转换模块将从FPGA接收的频率为f₁的正弦波信号由数字信号转换为模拟信号，并将所述模拟信号发送给电平处理模块；

步骤(3)、电平处理模块将从数模转换模块接收的频率为f₁的模拟信号进行滤波处理，并将滤波处理后的频率为f₁的模拟信号作为FPGA的输入时钟；

步骤(4)、FPGA接收电平处理模块输出的频率为f₁的时钟信号，根据第二分频系数D'和第二倍频系数M'，以及所述频率为f₁的时钟信号，产生频率为f₂的时钟信号，并满足频率f₂的数值与基带信号的码率R_b的数值相同；FPGA根据所述频率为f₂的时钟信号采集基带信号向外输出。

在上述任意采样率的基带数据生成方法中，所述步骤(1)中FPGA根据基带信号的码率R_b、以及第一分频系数D和第一倍频系数M，产生频率为f₁的正弦波信号的具体方法如下：

(1.1)、FPGA根据基带信号的码率R_b，以及第一分频系数D和第一倍频系数M，计算正弦波信号的频率f₁，具体公式如下：

(1.2)、根据正弦波信号的频率f₁和参考时钟频率f₀，计算NCO的步进量FCW，具体公式如下：