[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有牺牲柱；在所述栅极上形成支撑结构，所述支撑结构暴露出所述牺牲柱顶部；形成支撑结构之后，去除牺牲柱，在所述第一导电结构中形成第一开口，在所述栅极中形成第二开口，在所述支撑结构中形成第三开口；在所述第一开口中形成第一掺杂层，并通过第一原位掺杂在所述第一掺杂层中掺入第一掺杂离子；在所述第二开口中形成沟道层；在所述第三开口中形成第二掺杂层，并通过第二原位掺杂在所述第二掺杂层中掺入第二掺杂离子。所述形成方法能够改善半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一。随着半导体技术的发展，传统的平面式的MOSFET对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖所述鳍部的部分顶部表面和侧壁的栅极，位于栅极两侧的鳍部中的源漏掺杂区。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。

然而，无论是平面晶体管或是鳍式场效应晶体管的集成度仍然较低。为了进一步提高半导体结构的集成度，提出了一种垂直全包围栅结构(Vetical gate all around，GAA)的MOSFET。

然而，现有技术中的垂直全包围栅结构的MOSFET的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够提高所形成半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有牺牲柱；在所述牺牲柱部分侧壁表面形成第一导电结构，所述第一导电结构顶部表面低于所述牺牲柱顶部表面；在所述第一导电结构顶部形成栅极，所述栅极位于所述牺牲柱部分侧壁表面，所述栅极顶部表面低于所述牺牲柱顶部表面；在所述栅极顶部形成支撑结构，所述支撑结构覆盖所述牺牲柱侧壁表面，且所述支撑结构暴露出所述牺牲柱顶部；形成所述支撑结构之后，去除所述牺牲柱，在所述第一导电结构中形成第一开口，在所述栅极中形成第二开口，在所述支撑结构中形成第三开口；在所述第一开口中形成第一掺杂层，并通过第一原位掺杂在所述第一掺杂层中掺入第一掺杂离子；在所述第二开口中形成沟道层；在所述第三开口中形成第二掺杂层，并通过第二原位掺杂在所述第二掺杂层中掺入第二掺杂离子，所述第二掺杂离子与第一掺杂离子的导电类型相同或相反。

可选的，所述牺牲柱包括：鳍部柱和位于所述鳍部柱上的掩膜层；形成所述牺牲柱的步骤包括：提供初始衬底；在所述初始衬底上形成图形化的掩膜层；以所述掩膜层为掩膜对所述初始衬底进行刻蚀，形成衬底和位于所述衬底上鳍部柱。

可选的，所述掩膜层的材料为氮化硅或氮氧化硅；所述鳍部柱的材料为硅、锗、硅锗、碳化硅或III-V族元素材料的单晶体。

可选的，去除所述牺牲柱的步骤包括：去除所述掩膜层；去除所述掩膜层之后，去除所述鳍部柱。

可选的，去除所述掩膜层的工艺包括：湿法刻蚀工艺；去除所述鳍部柱的工艺包括：干法刻蚀工艺或湿法刻蚀工艺中的一种或两种组合。

可选的，所述第一掺杂层的材料为硅、锗、硅锗或碳化硅；所述第二掺杂层的材料为硅、锗、硅锗或碳化硅；所述沟道层的材料为硅、锗、硅锗或碳化硅。

可选的，形成第一掺杂层的工艺包括：化学气相沉积外延工艺或固相外延工艺；形成第一掺杂层的工艺包括：化学气相沉积外延工艺或固相外延工艺；形成第一掺杂层的工艺包括：化学气相沉积外延工艺或固相外延工艺。

可选的，所述第一掺杂层中第一掺杂离子的浓度大于1E21atoms/com³；所述第二掺杂层中第二掺杂离子的浓度大于1E21atoms/com³。