[发明专利]基于FPGA的炸点目标检测系统及方法

权利要求书

1.一种基于FPGA的炸点目标检测系统，其特征在于包括信号控制与数据处理模块、Cameralink Full解码电路、数据缓存电路、以太网电路、外围电路；Cameralink Full解码电路由三片DS90CR288A芯片、DS90LV019T芯片、DS90LV031A芯片组成，第一DS90CR288A芯片、DS90LV019T芯片、DS90LV031A芯片的输入端分别与一个SDR26接口相连，第二、三DS90CR288A芯片的输入端与另一个SDR26接口相连，所有DS90CR288A芯片、DS90LV019T芯片、DS90LV031A芯片的输出端与信号控制与数据处理模块连接；信号控制与数据处理模块分别与数据缓存电路、千兆以太网电路、外围电路连接；

所述Cameralink Full解码电路获取原始图像数据，并将原始图像数据缓存至大容量的数据缓存电路中，通过信号控制与数据处理模块中的改进三帧差法进行炸点目标检测，获得炸点区域，再进行连通域标记后利用灰度加权算法获得炸点的中心像素坐标，最终检测到的炸点图像与炸点中心像素坐标通过以太网电路发送至PC机。

2.一种基于FPGA的炸点目标检测方法，其特征在于步骤如下：

第一步，将通过Cameralink Full解码电路的Cameralink Full接口输入原始图像数据进行数据解码，并对其进行数据同步化操作；

第二步，将图像缓存至数据缓存电路之中，并对数据缓存电路进行缓存功能划分，包括图像缓存区、算法缓存区与结果缓存区；

第三步，在信号控制与数据处理模块中，利用改进的三帧差法进行炸点区域检测，即对输入的连续三帧图像分别做差，接着将处理结果进行灰度平均并以此作为阈值将差值图像进行二值化处理，然后将图像进行与运算，最后进行形态学滤波处理，获得炸点区域；

第四步，选取炸点区域中心坐标，即对第三步处理过后的图像进行连通域标记，然后对连通域内的图像进行灰度加权平均运算，获得该连通域的中心点坐标，并将其在图像中的坐标进行标记；

第五步，确认炸点坐标并进行数据上传，即在第四步处理的基础上，若发现连续三帧图像均具有相同图像区域中心点，则判断其为炸点中心坐标，DDR控制器便将这三帧的图像数据通过以太网电路进行图像发送，同时将炸点坐标发送，实现对炮弹炸点的实时检测。

3.根据权利要求2所述的基于FPGA的炸点目标检测方法，其特征在于在第一步中，原始图像数据通过两路SDR26接口以Cameralink Full协议输入Cameralink Full解码电路，其中第一路信号解码电路包含第一DS90CR288A芯片解码出时钟信号、26bit的图像数据信号、行有效信号与场有效信号，用于表示图像数据，DS90LV019T芯片解码出串行通信信号，用于进行与相机的通信，DS90LV031A芯片解码出四路相机控制信号，用于进行相机状态控制；第二路信号解码包含第二、三DS90CR288A芯片分别解码出时钟信号、27bit的图像数据信号、行有效信号与场有效信号，用于表示图像数据。

4.根据权利要求2所述的基于FPGA的炸点目标检测方法，其特征在于在第一步中，由于Cameralink Full模式下相机能够一次性输出10个像素共80bit的数据，而这些数据由三个不同的时钟分别驱动，对着三路时钟域信号进行同步操作，即在信号控制与数据处理模块主程序中将这三路图像数据信号分别连接一个异步FIFO，然后使用同一个时钟与读信号将数据读出并放入第四个FIFO之中，从而达到图像数据时钟同步化的目的。

5.根据权利要求2所述的基于FPGA的炸点目标检测方法，其特征在于在第二步中，当第一步中的第四个FIFO缓存满一行数据之后，DDR控制器便将图像数据缓存到数据缓存电路之中，将数据缓存电路的储存空间分为3个部分，第一部分为图像缓冲区，此区域用来缓存输入的原始图像数据；第二部分为算法缓冲区，此区域用来在算法执行时缓存图像数据；第三部分为结果缓冲区，此区域用来缓存炸点检测结果。