[发明专利]一种用于芯片验证的寄存器生成方法装置

说明书

本发明提供了一种用于芯片验证的寄存器生成方法，包括以下步骤：接收用于寄存器的设计规范；解析所述设计规范并生成寄存器。从而能够依照设计规范生成与验证平台无关的寄存器。

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种用于芯片验证的寄存器生成方法和装置。

背景技术

芯片验证的过程中，需要建立寄存器模型，在现有技术中，寄存器模型通常与UVM(Universal Verification Methodology，通用验证方法学)绑定，使用者必须用UVM搭建验证环境；通过CPU访问必须调用相应的Sequencer；对寄存器和存储器建模只能广泛支持，对于特殊的寄存器和存储器需要用户自己开发，即RAL(Register Abstraction Layer，寄存器抽象层)是通用的。

因此，设计一种与平台无关的、能够自动生成寄存器的方法，就成为一个亟待解决的问题。

发明内容

本发明的目的在于提供一种用于芯片验证的寄存器生成方法和装置。

为了实现上述发明目的之一，本发明一实施方式提供了一种用于芯片验证的寄存器生成方法，包括以下步骤：接收用于寄存器的设计规范；解析所述设计规范并生成寄存器。

作为本发明一实施方式的进一步改进，所述生成寄存器，包括：生成符合SystemVerilog规范的寄存器。

作为本发明一实施方式的进一步改进，还包括以下步骤：编译所述寄存器；

作为本发明一实施方式的进一步改进，还包括以下步骤：开始仿真，调用模型初始化任务并初始化寄存器存储器。

作为本发明一实施方式的进一步改进，还包括以下步骤：在仿真结束时，获取所述寄存器中的值。

本发明一实施方式提供了一种用于芯片验证的寄存器生成装置，包括以下模块：初始化模块，用于接收用于寄存器的设计规范；寄存器生成模块，用于解析所述设计规范并生成寄存器。

作为本发明一实施方式的进一步改进，所述寄存器生成模块，还用于：生成符合SystemVerilog规范的寄存器。

作为本发明一实施方式的进一步改进，还包括以下模块：编译模块，用于编译所述寄存器；

作为本发明一实施方式的进一步改进，还包括以下模块：仿真模块，用于开始仿真，调用模型初始化任务并初始化寄存器存储器。

作为本发明一实施方式的进一步改进，还包括以下模块：读取模块，用于在仿真结束时，获取所述寄存器中的值。

相对于现有技术，本发明的技术效果在于：本发明实施例提供了一种用于芯片验证的寄存器生成方法，包括以下步骤：接收用于寄存器的设计规范；解析所述设计规范并生成寄存器。从而能够依照设计规范生成与验证平台无关的寄存器。

附图说明

图1是本发明实施例中的寄存器生成方法的流程示意图。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本发明实施例提供了一种用于芯片验证的寄存器生成方法，如图1所示，包括以下步骤：

步骤101：接收用于寄存器的设计规范；

步骤102：解析所述设计规范并生成寄存器。

优选的，所述生成寄存器，包括：生成符合SystemVerilog规范的寄存器。