[发明专利]串联供电电路、方法及计算设备

说明书

技术领域

本发明涉及集成电路芯片的电源供电技术，特别是涉及一种串联供电电路、方法及计算设备。

背景技术

随着云计算和服务器级别的大规模计算持续快速发展，以及全球对环境保护和节能意识的提升，能源使用效率变成了在硬件计算体系里一个非常重要的指标。

目前基于大规模集成电路的计算设备采用传统并联电源架构存在电流过大、能源使用效率低等显著缺点，并且增加了芯片电路设计的要求和生产设计的成本。随着半导体工艺的发展，集成电路(IC)芯片的工作电源电压越来越低，工作电流越来越大，为了最大化电源的转换效率，现有技术在印刷电路板(PCB)上开始采取芯片串联的供电方式，即多组芯片采用相互串联的方式，在电源输入端和接地端之间形成多级串联的电压域。这种串联供电架构可以有效地减小电路整体供电电流，提高电源转换效率，并且可以降低电源转换部分电路器件的成本。

但是，现有的IC芯片使用这种串联供电架构还存在一些问题。一方面，现有的串联供电电路将外部电源电压VCC经过DC-DC电源模块转换为输出电压VDD给串联的IC芯片供电，但是每个芯片的内阻并不是完全一致的，每个芯片的内阻不同会导致供给每个芯片的工作电压不一致，因此，为保证所有芯片都能正常工作，往往需要调高输出电压VDD来保证串联的所有芯片的工作电压都能达到正常工作电压，当串联的芯片数量越多，加在每个芯片两端的电压一致性就越差，为保证所有芯片都能正常工作所需要的输出电压VDD就越高，这会造成了供电电路的整体功耗变大，降低了电源转换效率。另一方面，IC芯片不仅仅需要对运算单元和/或存储单元进行供电，还需要对I/O部件、PLL锁相回路等其他功能部件进行供电，这些部件所需要的工作电压往往不同，对这些部件进行额外的电源供电会增加供电电路的线路布线和器件成本，也会降低电路整体的电源转换效率。

因此，有必要设计一种新的优化的串联供电方案，来减少对串联的集成电路芯片整体的供电电流，提升电源转换效率，简化电路布线，降低电路器件成本。

发明内容

为了解决上述问题，本发明提出一种串联供电电路、方法及计算设备。

根据本发明的一方面，提出一种串联供电电路，包括：

至少两组串联连接的芯片组，每个芯片组均包括m个串联的待供电芯片，每个待供电芯片具有主工作电压输入端、辅助工作电压输入端和接地端，所述至少两组串联连接的芯片组在DC-DC电源输出端和地之间进行串联供电，DC-DC电源输入端连接外部供电端，DC-DC电源输出端连接最高级待供电芯片的主工作电压输入端，每一级待供电芯片的接地端与下一级待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一级待供电芯片分别提供主工作电压；

与每一级待供电芯片对应设置的辅助电源单元，每一级辅助电源单元的接地端分别连接至同级的待供电芯片的接地端，每一级辅助电源单元的输出端连接至同级的待供电芯片的辅助工作电压输入端，其中至少一级辅助电源单元的输入端连接至外部供电端进行供电，其余各级辅助电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一些实施方式中，在DC-DC电源输出端和地之间连接有电压钳制电路，所述电压钳制电路包括至少一个电压输出端，所述电压输出端分别连接至相邻芯片组之间的主工作电压输入端，为所述相邻芯片组之间的主工作电压输入端提供相应的固定电压；其中m为大于或等于1的整数。

在一些实施方式中，所述串联供电电路还包括升压电路，所述升压电路的输入端连接至外部供电端，输出端连接至与所述最高级待供电芯片对应的辅助电源单元的输入端。

在一些实施方式中，所述每个待供电芯片的辅助工作电压输入端包括I/O电压输入端和PLL电压输入端，每一级辅助电源单元分别包括I/O电源单元和PLL电源单元，所述I/O电源单元的输出端连接至同级的待供电芯片的I/O电压输入端，所述PLL电源单元的输出端连接至同级的待供电芯片的PLL电压输入端；所述I/O电源单元和PLL电源单元的接地端分别连接至同级的待供电芯片的接地端，其中至少一级I/O电源单元和PLL电源单元的输入端连接至外部供电端进行供电，其余各级I/O电源单元和PLL电源单元的输入端依次连接至从最高级待供电芯片往下的相应级数的待供电芯片的主工作电压输入端，从而分别经由I/O电压输入端和PLL电压输入端为所连接的待供电芯片提供I/O电压和PLL电压。