[发明专利]高频三极管及其制作方法在审
申请号: | 201711420771.6 | 申请日: | 2017-12-25 |
公开(公告)号: | CN108172515A | 公开(公告)日: | 2018-06-15 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 深圳市晶特智造科技有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/732 |
代理公司: | 深圳市兰锋知识产权代理事务所(普通合伙) 44419 | 代理人: | 曹明兰 |
地址: | 518000 广东省深圳市宝*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氮化硅层 开口 高频三极管 去除 制作 金属 表面形成 场氧化层 高掺杂区 开口侧壁 湿法腐蚀 回刻蚀 接触孔 热退火 保留 衬底 干法 内壁 背面 贯穿 | ||
1.一种高频三极管的制作方法,其特征在于,所述制作方法包括以下步骤:
提供N型衬底,在所述N型衬底上形成N型外延层,在所述N型外延层两端形成场氧化层,在所述场氧化层之间的N型外延层表面形成P型基区,在所述P型基区表面形成贯穿所述P型基区的P型高掺杂区;
在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成第一氮化硅层、第一TEOS层及第二氮化硅层;
利用光刻胶对所述第二氮化硅层及所述TEOS层进行光刻及刻蚀,从而形成贯穿所述第二氮化硅层及所述第一TEOS层的开口,所述开口对应所述P型高掺杂区之间的P型基区;
去除所述光刻胶,在所述第二氮化硅层上及所述开口的内壁形成第二TEOS层;
对所述第二TEOS层进行回刻,从而去除所述第一氮化硅层及第二氮化硅层上的第二TEOS层,所述开口侧壁的第二TEOS层被保留,进而所述开口的宽度被缩小;
采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层;
在所述开口中及所述第一TEOS层上形成N型多晶硅;
对所述N型多晶硅进行干法回刻蚀,去除所述第一TEOS层上的N型多晶硅,所述开口中的N型多晶硅被保留,对所述开口中的N型多晶硅进行热退火,使得所述开口中的N型多晶硅中的N型杂质向所述P型基区表面扩散,从而在所述P型基区表面形成N型区域;
对所述第一TEOS层进行光刻及刻蚀,从而形成贯穿所述第一TEOS层与第一氮化硅层并对应所述P型高掺杂区的接触孔;
在所述第一TEOS层上形成正面金属,对所述正面金属进行光刻与刻蚀从而形成基极及发射极,所述基极设置于所述第一TEOS层上且通过所述接触孔连接所述P型高掺杂区,所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的第一TEOS层上;
在所述N型衬底远离所述N型外延层的表面形成背面金属。
2.如权利要求1所述的高频三极管的制作方法,其特征在于:所述P型基区采用自对准注入形成,深度小于0.1um。
3.如权利要求1所述的高频三极管的制作方法,其特征在于:所述第一氮化硅采用LPCVD的方式形成,所述第一氮化硅的厚度在500埃至1000埃的范围内;所述第一TEOS层也采用LPCVD的方式形成,所述第一TEOS层的厚度在2000埃至6000埃的范围内;所述第二氮化硅采用LPCVD的方式形成,所述第二氮化硅的厚度在100埃至300埃的范围内。
4.如权利要求3所述的高频三极管的制作方法,其特征在于:对所述第二氮化硅层及所述第一TEOS层的光刻及刻蚀采用I-line光刻机的干法刻蚀,刻蚀后所述开口的宽度在0.4um至0.6um的范围内。
5.如权利要求1所述的高频三极管的制作方法,其特征在于:所述第二TEOS层采用LPCVD的方式形成,所述第二TEOS层的厚度在1200埃至2500埃的范围内。
6.如权利要求1所述的高频三极管的制作方法,其特征在于:对所述第二TEOS层的回刻采用F基气体的RIE刻蚀,所述被缩小后的开口的宽度在0.2um至0.4um的范围内。
7.如权利要求1所述的高频三极管的制作方法,其特征在于:采用湿法腐蚀去除所述第一TEOS层上的第二氮化硅层及所述开口底部的第一氮化硅层的步骤中,所述湿法腐蚀采用温度在160摄氏度至180摄氏度的浓磷酸。
8.如权利要求1所述的高频三极管的制作方法,其特征在于:所述N型多晶硅采用LPCVD的方式生长再进行N型杂质注入,所述N型多晶硅的厚度在5000埃至10000埃的范围内;对所述N型多晶硅的干法回刻蚀步骤中使用Cl基气体火Br基气体。
9.如权利要求1所述的高频三极管的制作方法,其特征在于:所述正面金属采用PVD的方式形成;所述制作方法还包括在所述背面金属形成前的Alloy退火步骤以及在形成所述背面金属后的背面金属减薄金属蒸发的步骤。
10.一种高频三极管,其特征在于,所述高频三极管包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层两端形成场氧化层、在所述场氧化层之间的N型外延层表面形成的P型基区,在所述P型基区表面形成的贯穿所述P型基区的P型高掺杂区、位于所述P型高掺杂区之间的基区表面形成的N型区域、在所述P型基区、所述P型高掺杂区及所述场氧化层表面依序形成的氮化硅层与TEOS层、贯穿所述氮化硅层及所述TEOS层且对应所述N型区域的开口、位于所述开口中的N型多晶硅、贯穿所述TEOS层与氮化硅层并对应所述P型高掺杂区的接触孔、在所述TEOS层上形成的正面金属及在所述N型衬底远离所述N型外延层的表面形成的背面金属,其中,所述正面金属包括基极及发射极,所述基极设置于所述TEOS层上且通过所述接触孔连接所述P型高掺杂区,所述发射极设置于所述N型多晶硅及邻近所述N型多晶硅的TEOS层上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市晶特智造科技有限公司,未经深圳市晶特智造科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711420771.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造