[发明专利]应用列信号线的远端电路的存储器电路结构

权利要求书

1.一种存储器电路结构，其特征在于，包括：存储阵列、多条列信号线、驱动单元、下拉电路和控制检测电路，

所述存储阵列，包括多个存储单元，所述多个存储单元阵列分布；

所述多条列信号线，所述列信号线与沿直线纵向分布的多个所述存储单元连接，并具有与所述驱动单元连接的近端和远离所述驱动单元的远端；

所述驱动单元，连接于所述列信号线的近端，用于通过所述列信号线驱动所述存储单元；以及

所述下拉电路，连接于所述列信号线的远端；

所述控制检测电路，包括PMOS晶体管、逻辑与门和触发器，所述PMOS晶体管的栅极连接于第一控制信号，所述PMOS晶体管的源极连接于电源电压，所述PMOS晶体管的漏极连接于所述列信号线的远端；所述逻辑与门具有两个输入端，所述逻辑与门的两个输入端分别连接于所述PMOS晶体管的漏极以及第二控制信号；所述触发器具有两个输入端，所述触发器的两个输入端分别连接于所述逻辑与门的输出端以及第三控制信号，所述触发器的输出端连接于所述下拉电路，

当所述控制检测电路检测到所述列信号线故障时，所述控制检测电路控制所述下拉电路，使所述列信号线的远端钳位在低电平。

2.根据权利要求1所述的存储器电路结构，其特征在于，所述下拉电路包括下拉电阻，所述下拉电阻一端连接于所述列信号线的远端，另一端接地。

3.根据权利要求2所述的存储器电路结构，其特征在于，所述下拉电阻的电阻值的范围在5千欧至10千欧之间，包括端点值。

4.根据权利要求1所述的存储器电路结构，其特征在于，所述下拉电路包括MOS晶体管，所述MOS晶体管连接于所述列信号线的远端，当所述MOS晶体管导通时，所述列信号线的远端钳位在低电平。

5.根据权利要求4所述的存储器电路结构，其特征在于，所述触发器的输出端连接于所述MOS晶体管的栅极，当检测到所述列信号线故障时，控制所述MOS晶体管导通。

6.根据权利要求5所述的存储器电路结构，其特征在于，所述MOS晶体管包括NMOS晶体管，所述NMOS晶体管的漏极连接于所述列信号线的远端，所述NMOS晶体管的源极接地；以及所述触发器的输出端连接于所述NMOS晶体管的栅极，当检测到所述列信号线故障时，所述控制检测电路输出高电平信号。

7.根据权利要求6所述的存储器电路结构，其特征在于，所述第一控制信号为低电平的脉冲信号；所述第二控制信号为高电平信号；所述第三控制信号为低电平信号；当所述列信号线故障时，所述列信号线的远端被拉高，所述触发器的输出端的电平信号翻转为高电平信号并保持，所述NMOS晶体管导通。

8.根据权利要求1至7任一项所述的存储器电路结构，其特征在于，所述存储器电路结构包括多条冗余列信号线，当所述列信号线故障时，将故障的所述列信号线替换为所述冗余列信号线。