[发明专利]高频三极管及其制作方法在审
申请号: | 201711422710.3 | 申请日: | 2017-12-25 |
公开(公告)号: | CN108091568A | 公开(公告)日: | 2018-05-29 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 深圳市晶特智造科技有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/73 |
代理公司: | 深圳市兰锋知识产权代理事务所(普通合伙) 44419 | 代理人: | 曹明兰 |
地址: | 518000 广东省深圳市宝*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高频三极管 隔离层 隔离沟槽 热氧化层 倒梯形 集电极 接触孔 外延层 基区 贯穿 制作 开口 发射极多晶硅 发射极沟槽 隔离氧化层 高掺杂区 隔离侧墙 基区表面 矩形开口 低掺杂 多晶硅 发射极 高掺杂 衬底 连通 | ||
1.一种高频三极管的制作方法,其特征在于,所述制作方法包括以下步骤:
提供P型衬底,在所述P型衬底上依序形成第一N型外延层及第二N型外延层,所述第一N型外延层可以为N型高掺杂外延层,所述第二N型外延层为N型低掺杂外延层;
进行光刻与刻蚀,从而形成贯穿所述第一N型外延层及第二N型外延层并延伸至所述P型衬底中的两个隔离沟槽,所述隔离沟槽中依序形成有隔离氧化层及多晶硅;
利用光刻胶为掩膜,对所述两个隔离沟槽之间且邻近其中一隔离沟槽的位置的第一及第二N型外延层进行N型注入;
进行热氧化从而在所述第一及第二N型外延层表面及所述两个隔离沟槽上方形成热氧化层,并且使得注入的N型离子被激活扩散从而形成集电极磷桥,进一步在所述热氧化层上形成隔离层,所述隔离层的材料包括TEOS或BPSG;
使用湿法腐蚀所述隔离层与所述热氧化层,使得所述隔离层形成贯穿的倒梯形开口,以及使得所述热氧化层形成贯穿的且与所述倒梯形开口连通的矩形开口,所述第二N型外延层的部分区域通过所述两个开口被暴露;
去除光刻胶,在所述隔离层及所述两个开口上依序形成P型多晶硅与TEOS层,进行光刻与刻蚀去除所述两个开口中间区域的部分P型多晶硅与TEOS层从而形成发射区沟槽以及去除所述集电极磷桥及邻近集电极磷桥的一隔离沟槽上的P型多晶硅与TEOS层,进行基区注入从而在所述发射区沟槽位置的第二N型外延层表面形成基区,在所述基区两侧的P型多晶硅下方的N型外延层表面形成P型高掺杂区,在所述基区表面形成N型区域,在所述发射区沟槽侧壁及N型区域两侧的基区上形成隔离侧墙,在所述隔离侧墙上及所述N型区域上形成发射极多晶硅,形成贯穿所述TEOS层并延伸至所述P型多晶硅的第一接触孔及贯穿所述隔离层且对应所述集电极磷桥的第二接触孔,在所述发射极多晶硅上形成发射极,在所述TEOS层上形成通过所述第一接触孔连接所述P型多晶硅的基极,以及在所述隔离层上形成通过所述第二接触孔连接所述集电极磷桥的集电极。
2.如权利要求1所述的高频三极管的制作方法,其特征在于:所述第一N型外延层的掺杂元素包括Sb或As,所述第一N型外延层的厚度在0.5um至3um的范围内,方块电阻在每方块5ohm至100ohm之间。
3.如权利要求1所述的高频三极管的制作方法,其特征在于:所述第二N型外延层采用低温的外延生长方式形成,厚度小于1um。
4.如权利要求3所述的高频三极管的制作方法,其特征在于:所述第二N型外延层采用分子束外延方式生长。
5.如权利要求1所述的高频三极管的制作方法,其特征在于:所述隔离槽中的隔离氧化层通过低温氧化的方式形成,所述低温氧化温度小于950摄氏度,所述隔离氧化层的厚度在300埃至1000埃的范围之间。
6.如权利要求1所述的高频三极管的制作方法,其特征在于:所述N型注入采用多次注入,注入次数在3次到5次之间,注入元素包括P,每次注入的能量和深度不同,最大一次的注入能量在1Mev以上,最深的一次注入穿透所述第二N型外延层,最浅的一次注入至注入到所述第二N型外延层的表面,所述多次注入的总剂量在每平方里面5的15次方至每平方厘米5的16次方的范围内。
7.如权利要求1所述的高频三极管的制作方法,其特征在于:所述热氧化层的厚度在300埃至1000埃的范围内,所述热氧化层的形成温度在850摄氏度至1000摄氏度之间。
8.如权利要求1所述的高频三极管的制作方法,其特征在于:所述隔离层采用PECVD、LPCVD或APCVD的方式生长,所述隔离层的形成温度低于700摄氏度,所述隔离层的厚度在4000埃至8000埃的范围内。
9.如权利要求1所述的高频三极管的制作方法,其特征在于:所述湿法腐蚀采用缓冲氢氟酸,所述氟化铵与氢氟酸的体积配比为6:1。
10.一种高频三极管,其特征在于,所述高频三极管包括P型衬底、在所述P型衬底上依序形成的第一N型外延层与第二N型外延层、贯穿所述第一N型外延层及第二N型外延层并延伸至所述P型衬底中的两个隔离沟槽、在一个隔离沟槽邻近另一个隔离沟槽的第二N型外延层表面形成并延伸至所述第一N型外延层中的集电极磷桥、在所述第一及第二N型外延层表面、所述两个隔离沟槽及集电极磷桥上方依序形成的热氧化层与隔离层、贯穿所述热氧化层的倒梯形开口、贯穿所述隔离层且与所述倒梯形开口连通的矩形开口、在所述隔离层及所述两个开口上依序形成P型多晶硅与TEOS层、在所述两个开口的中间区域形成的贯穿所述P型多晶硅与TEOS层的发射极沟槽、在所述发射区沟槽位置的第二N型外延层表面形成的基区、在所述基区两侧的P型多晶硅下方的N型外延层表面形成的P型高掺杂区、在所述基区表面形成的N型区域、在所述发射区沟槽侧壁及N型区域两侧的基区上形成的隔离侧墙、在所述隔离侧墙上及所述N型区域上形成的发射极多晶硅、贯穿所述TEOS层并延伸至所述P型多晶硅的第一接触孔、贯穿所述隔离层且对应所述集电极磷桥的第二接触孔、在所述发射极多晶硅上形成的发射极、在所述TEOS层上形成的通过所述第一接触孔连接所述P型多晶硅的基极、以及在所述隔离层上形成通过所述第二接触孔连接所述集电极磷桥的集电极,其中,所述第一N型外延层可以为N型高掺杂外延层,所述第二N型外延层为N型低掺杂外延层,所述隔离沟槽中依序形成有隔离氧化层及多晶硅,所述隔离层的材料包括TEOS或BPSG。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市晶特智造科技有限公司,未经深圳市晶特智造科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711422710.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造