[发明专利]速率兼容低密度奇偶校验码编译码的方法及编译码器

说明书

本发明公开了一种速率兼容低密度奇偶校验码编译码的方法及编译码器，该方法包括确定最高码率的码对应的第一母矩阵；根据所述第一母矩阵，采用PEXIT算法降低译码门限，计算各个低码率的码对应的第二母矩阵；根据所述第一母矩阵和各个所述第二母矩阵，以矩阵最少短环数为原则，计算各个码率的码对应的基矩阵；对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。本发明提供的方法通过采用译码门限最低和矩阵短环数最少为原则，提高了速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

技术领域

本发明涉及通信与信息系统的纠错编码技术领域，特别是涉及一种速率兼容低密度奇偶校验码编译码的方法及编译码器。

背景技术

通信信道环境通常具有时变特性。在时变通信信道中，采用速率兼容(RC)纠错码是提高系统吞吐量和可靠性的有效途径之一。一组速率兼容纠错码包含多个不同码率的码，高码率的码的码字比特嵌套于低码率的码的码字比特中，可采用一对编、译码器进行编、译码。当时变通信信道可靠时，使用较高码率的码以获得更高的系统吞吐量，而当时变通信信道可靠性低时，使用较低码率的码以获得更大的纠错能力，速率兼容纠错码的性能对通信系统的效率起着至关重要的作用。低密度奇偶校验码(LDPC码：low-densityparity-checkcode)能够利用低复杂度迭代译码算法达到接近Shannon容量限的纠错性能，正逐步进入各种通信领域，在移动通信、卫星通信中已开始得到应用。

近年来，速率兼容低密度奇偶校验码(RC-LDPC码)已成为速率兼容码的研究热点。构造RC-LDPC码最常用的方法为删余和扩展两种。删余方法以最低码率的码作为母码，通过对母码的校验矩阵进行删余得到较高码率的码，可以利用渐进环增长算法得到可快速编码的删余型非规则RC-LDPC码。扩展方法以最高码率的码作为母码，通过逐渐增加高码率的码的校验比特得到较低码率的码，可以基于代数的构造方法和基于图模型的构造方法，通过扩展的思想设计了可快速编码的结构化RC-LDPC码，但是通过上述扩展方法构造的RC-LDPC码时，每个Z_j(1≤j≤J)的维数相同，均为m₁×n₁，可得到的码率为R_j＝k/(n₁+(j-1)m₁)，(1≤j≤J)，码率的灵活性有限，即最高码率一旦确定，其余码率均被限定；且Z_j的第j列要么为全零列，要么与Z₁的第j列相同，限制了可选择的模式，误码率高。

发明内容

本发明的目的是一种速率兼容低密度奇偶校验码编译码的方法及编译码器，能够提高速率兼容准循环低密度奇偶校验码的灵活性和纠错性能。

为实现上述目的，本发明提供了如下方案：

一种速率兼容低密度奇偶校验码编译码的方法，所述方法包括：

确定最高码率的码对应的第一母矩阵；

根据所述第一母矩阵，采用PEXIT算法，计算各个低码率的码对应的第二母矩阵；

根据所述第一母矩阵和各个所述第二母矩阵，以矩阵短环数最少为原则，计算各个码率的码对应的基矩阵；

对各个所述基矩阵进行矩阵扩展处理，得到速率兼容准循环低密度奇偶校验码的校验矩阵；

根据所述速率兼容准循环低密度奇偶校验码的校验矩阵进行编码或译码。

可选的，所述确定最高码率的码对应的第一母矩阵，具体包括：

确定最高码率基础矩阵；所述最高码率基础矩阵为m行n列的零矩阵；

对所述最高码率基础矩阵中的第n-m+1列至第n列布置元素1，且布置后的所述元素1形成准双对角线结构；