[发明专利]一种一主多从式总线

说明书

本发明公开了一种一主多从式总线，用于在主机端和多个从设备端之间的进行数据通信。所述一主多从式总线包括：第一总线，第二总线，以及总线控制器；所述主机端和从设备端之间通过所述第一总线和所述第二总线同时进行连接；所述总线控制器包含仲裁调度逻辑，同时管理所述主机端和从设备端的接口对数据通道的请求与响应，控制数据无冲突流动；所述第一总线，第二总线以通信帧为最小数据传输单位进行数据传输。本发明提供的一主多从式总线够高效实现信号处理器与系统中多个不同从设备之间高效的数据通信。

技术领域

本发明涉及嵌入式信号处理技术领域，特别涉及一种一主多从式总线。

背景技术

在现有技术中，各类光电平台，包括光电经纬仪、无人机、光学导引头、光学成像卫星等系统中均含有数字信号处理单元，典型的数字信号处理单元常常由DSP(数字信号处理，英文：Digital Signal Processing,缩写为DSP)和FPGA(Field－Programmable GateArray，即现场可编程门阵列)构成，其中DSP完成信号处理算法等密集型运算，而FPGA作为DSP功能的扩展，完成外围接口的管理和控制，这些外围接口包括各种信号采集单元、数据通信接口等，常常由DSP作为主机，通过外部存储器接口与FPGA相连，外围设备由FPGA中对应的接口模块进行管理，当主机想要访问外围设备时，就要通过这些接口模块，完成其工作参数的配置和数据的接收，各个接口模块就相当于一个“从设备”，这一架构构成了典型的一主机多从设备的拓扑结构。

在一主机多从设备的系统中，常见的数据交互方式为点对点式，即在FPGA中直接将信号布线至各个从设备之中，进行数据的传递。这种点对点的通信方式存在可扩展性和可靠性差的问题，首先，每增加一个设备或在一个设备中添加一组控制信号，都会造成主机接口和从设备接口的同时修改，主机与从设备之间相互耦合严重，不利于模块化，且可扩展性较差，难以实现大规模系统设计；其次，主机与各个从设备均工作于不同的时钟频率，是一种异步系统，在数据传递时若不采用技术手段解决信号的跨时钟域同步问题，还会导致亚稳态，也为时序分析造成极大困难；再次，外围设备的类型不同，其对应的接口模块控制信号就无法统一，当主机对其进行访问时，需要不同的胶合逻辑以适应不同的接口时序，增加了设计的难度。

鉴于此，如何设计一套高效可靠且可扩展的通用总线是本领域的技术人员亟待解决的问题。

发明内容

本发明旨在克服现有技术存在的缺陷，本发明采用以下技术方案：

本发明实施例提供了一种一主多从式总线，用于在主机端和多个从设备端之间的进行数据通信，所述一主多从式总线包括：

第一总线，第二总线，以及总线控制器；

所述主机端和从设备端之间通过所述第一总线和所述第二总线同时进行连接；

所述总线控制器包含仲裁调度逻辑，同时管理所述主机端和从设备端的接口对数据通道的请求与响应，控制数据无冲突流动；

所述第一总线，第二总线以通信帧为最小数据传输单位进行数据传输。

在一些实施例中，所述第一总线和第二总线为所述主机端提供了64bits宽度的数据通道，当所述主机端与所述从设备进行通信时，所述主机端打包64bits信息写入到该数据通道中作为一帧通信帧。

在一些实施例中，每帧通信帧数据包含的信息如下：{从设备ID段[63:56],命令段[55:53],从设备子地址段[52:41],校验段[40:32],数据段[31:0]}。

在一些实施例中，所述主机端通过所述第一总线和第二总线发起通信帧的传输；

所述从设备端同时接收到主机端的通信帧，并对比通信帧中ID段是否与本身分配的ID相符合，若与自身ID相符，则接收，否则丢弃该通信帧。