[发明专利]具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法

权利要求书

1.具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管，其特征在于，包括：

宽带隙半导体材料的P+型衬底(801)；

在所述P+型衬底(801)上表面外延生长形成的宽带隙半导体材料的N+型缓冲层，记为N+型宽带隙缓冲层(802)；

在所述N+型宽带隙缓冲层(802)上表面外延生长形成宽带隙半导体材料的N型外延层，记为N型宽带隙外延层(803)；

在所述N型宽带隙外延层(803)上表面利用晶体键合技术结合硅材料的N型键合层，记为N型硅键合层(804)；

分别在所述N型硅键合层(804)上部的左、右两端区域形成两处P型基区(107)；每一处P型基区(107)中形成沟道以及N+型源区(106)和P+沟道衬底接触(105)，其中N+型源区(106)与沟道邻接，P+沟道衬底接触(105)相对于N+型源区(106)位于沟道远端；所述P型基区(107)的纵向边界延伸入N型宽带隙外延层(803)内，即P型基区(107)与N型宽带隙外延层(803)形成的PN结位于N型宽带隙外延层(803)内，沟道仍位于N型硅键合层(804)中；

所述N型宽带隙外延层(803)的掺杂浓度为10¹⁴-10¹⁶cm^-3；N型宽带隙外延层(803)的掺杂浓度比P+型衬底(801)的掺杂浓度小4-6个数量级，比N+型宽带隙缓冲层(802)的掺杂浓度小2-4个数量级；

栅氧化层(102)，位于两处P型基区(107)之间以及部分N+型源区(106)和相应沟道的上表面，中部覆盖N型硅键合层(804)的上表面；

栅极(103)，位于栅氧化层内部；

两处源极(101、104)，覆盖相应的P+沟道衬底接触(105)与N+型源区(106)相接区域的上表面，两处源极(101、104)共接；

漏极(108)，位于所述P+型衬底(801)的下表面；

所述N型宽带隙外延层(803)的厚度和掺杂浓度由器件的耐压要求决定，N型宽带隙外延层(803)的掺杂浓度低于N+型宽带隙缓冲层(802)和P+型衬底(801)的掺杂浓度。

2.根据权利要求1所述的具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管，其特征在于：所述宽带隙半导体材料采用碳化硅、氮化镓或金刚石。

3.根据权利要求1所述的具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管，其特征在于：P+型衬底(801)的掺杂浓度为1×10²⁰cm^-3，N+型宽带隙缓冲层(802)的掺杂浓度为1×10¹⁸cm^-3；

当耐压要求为1120V时，N型宽带隙外延层(803)厚度为10微米，N型宽带隙外延层(803)及N型硅键合层(804)的掺杂浓度为2×10¹⁵cm^-3；

耐压要求为1570V时，则N型宽带隙外延层(803)厚度为17微米，N型宽带隙外延层(803)及N型硅键合层(804)的掺杂浓度为2×10¹⁵cm^-3；

耐压要求为1650V时，则N型宽带隙外延层(803)厚度为17微米，N型宽带隙外延层(803)及N型硅键合层(804)的掺杂浓度为1×10¹⁵cm^-3。

4.根据权利要求1所述的具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管，其特征在于：所述P型基区(107)及其N+型源区(106)和P+沟道衬底接触(105)以及沟道，是在N型硅键合层(804)上部通过离子注入以及双扩散技术形成的。

5.根据权利要求1所述的具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管，其特征在于：所述栅极(103)为多晶硅栅极，所述源极(101、104)为金属化源极，所述漏极(108)为金属化漏极。