[发明专利]一种用于电机驱动芯片的超低待机功耗电路

权利要求书

1.一种用于电机驱动芯片的超低待机功耗电路，其特征在于，包括逻辑控制单元、高端供电级单元、低端供电级单元、高端驱动级单元、低端驱动级单元、电阻R1、电阻R2、PMOS功率管P1和NMOS功率管N1，其中：

所述逻辑控制单元根据输入的IN1和IN2信号经过逻辑处理后产生P_CTRL和N_CTRL信号；

所述高端供电级单元根据输入的IN1和IN2信号产生供电电压VIN-VDD，用于给所述高端驱动级单元供电；

所述低端供电级单元根据输入的IN1和IN2信号产生供电电压VDD，用于给所述低端驱动级单元以及逻辑控制单元供电；

所述高端驱动级单元根据输入的P_CTRL信号由逐渐变大的反相器推挽输出P_DRV信号；

所述低端驱动级单元根据输入的N_CTRL信号由逐渐变大的反相器推挽输出N_DRV信号；

所述电阻R1一端与所述高端驱动级单元的输出端和所述PMOS功率管P1的栅极连接，另一端与所述高端驱动级单元和高端供电级单元的输入端以及所述PMOS功率管P1的源极连接；

所述电阻R2一端与所述低端驱动级单元的输出端和所述NMOS功率管N1的栅极连接，另一端与所述NMOS功率管N1的源极连接并同时接地；

所述PMOS功率管P1的漏极与所述NMOS功率管N1的漏极连接。

2.根据权利要求1所述的一种用于电机驱动芯片的超低待机功耗电路，其特征在于，所述低端供电级单元包括NMOS管N2、NMOS管N3、NMOS管N4、PMOS管P2、PMOS管P3、电阻R3、电阻R4和稳压管Z1，其中：

所述NMOS管N2的栅极连接IN1信号，其漏极连接所述电阻R3的一端，其源极接地；

所述NMOS管N3的栅极连接IN2信号，其漏极连接所述电阻R3的一端，其源极接地；

所述PMOS管P2的栅极连接所述PMOS管P3的栅极，其源极分别连接所述PMOS管P3的源极和所述NMOS管N4的漏极，其漏极连接所述电阻R3的另一端；

所述电阻R3的另一端还同时连接至所述PMOS管P2的栅极和所述PMOS管P3的栅极；

所述PMOS管P3的漏极分别连接所述稳压管Z1的负极、所述电阻R4的一端以及所述NMOS管N4的栅极；

所述稳压管Z1的正极接地；

所述电阻R4的另一端接地；

所述NMOS管N4的源极连接供电电压VDD。

3.根据权利要求1所述的一种用于电机驱动芯片的超低待机功耗电路，其特征在于，所述低端驱动级单元包括若干个反相器，若干个所述反相器依次串联连接，第一个反相器的输入端输入N_CTRL信号，经若干个反相器后推挽输出N_DRV信号。

4.根据权利要求1所述的一种用于电机驱动芯片的超低待机功耗电路，其特征在于，所述高端供电级单元包括NMOS管N5、NMOS管N6、PMOS管P4、电阻R5、电阻R6、电阻R7和稳压管Z2，其中：

所述NMOS管N5的栅极连接IN1信号，其漏极连接所述电阻R5的一端，其源极接地；

所述NMOS管N6的栅极连接IN2信号，其漏极连接所述电阻R5的一端，其源极接地；

所述稳压管Z2的负极分别与所述电阻R6和电阻R7的一端连接；

所述电阻R5的另一端分别与所述电阻R6的另一端、所述稳压管Z2的正极以及所述PMOS管P4的栅极连接；

所述PMOS管P4的源极连接所述电阻R7的另一端，其漏极接地。

5.根据权利要求1所述的一种用于电机驱动芯片的超低待机功耗电路，其特征在于，所述高端驱动级单元包括若干个反相器，若干个所述反相器依次串联连接，第一个反相器的输入端输入P_CTRL信号，经若干个反相器后推挽输出P_DRV信号。