[发明专利]一种浅PN结扩散技术

说明书

本发明涉及一种半导体工艺中一种浅PN结形成技术,‑‑即浅PN结扩散技术,所述的浅PN结扩散技术结合常规设备和工艺，采用先制备一层滿足一定厚度的薄二氧化硅阻挡层，再进行硼、磷等的扩散以形成浅PN结。

技术领域

本发明涉及一种半导体工艺中的热扩散掺杂技术，具体的是涉及半导体工艺中一种浅PN结扩散技术。

背景技术

随着集成电子技术的不断进步，芯片的特征尺寸不断的减小，从而面临着不少挑战，其中之一是浅PN结的掺杂技术。如深亚微米金属氧化物半导体器件中源/漏区，特别是源漏延伸区的结深要求随着栅长的缩减而不断地减小以抑制逐渐增强的短沟道效应，同时相应的表面浓度随之增加以减小源/漏区串联电阻来提高电路速度。正如国际半导体协会(SIA)的超大规模集成电路发展要求书(Roadmap)中规定：技术水准为130nm，特征尺寸100nm的金属氧化物半导体器件中源/漏延伸区的结深应为30-50nm,否则不能正常工作。按等比例缩小原则，0.18μm工艺超浅结深约为54±18nm，0.1μm工艺为30±10nm，随着特征栅长的减小，对源/漏延伸区的工艺要求更加严格，如何制备结深很浅的源/漏延伸区成为其工艺技术中的一个重要问题。除集成电路器件之外，其它双极型和MOS分立器件也有根据不同的特殊性能要求，需要结深很浅的结构，如何制备浅PN结(以下简称浅结，且PN结结深x_pn小于0.1μm）己成为半导体工艺技术的一个重要的问题。

发明内容

本发明的任务是提供半导体工艺中一种浅PN结形成技术--即浅PN结扩散技术,本发明的任务是通过如下技术方案来完成的: 所述的浅PN结扩散技术结合常规设备和工艺，采用先制备一层滿足一定厚度的薄二氧化硅阻挡层，再进行硼、磷等的扩散以形成浅PN结;所述的浅PN结扩散技术具体如下:

(a)、设计得到浅PN结结深的二氧化硅阻挡层厚度x_min,，式中D_SiO2为扩散杂质在二氧化硅中扩散系数、t为在扩散温度下热扩散时间，在后续的形成浅结的热扩散时间为t+△t,即式中的扩散时间t加上保证浅结结深所需的扩散时间△t,△t≈t(x_pn/x_min)(D_SiO2/D_Si),式中x_pn为浅PN结结深、D_SiO2为在扩散温度下扩散杂质在二氧化硅中扩散系数、D_Si为在扩散温度下扩散杂质在硅中扩散系数;

(b)、要形成浅PN结的硅片上先生成符合(a)所要求的一层厚度为x_min的二氧化硅层后和固态扩散杂质源片(即Si片和BN片)相间放在石英舟上，放入石英管炉口通N₂预烘30分，后推入扩散炉恒温区，恒温时以垂直流方式通 N₂：O₂=8.8：1.8气氛，在石英管进气端加上石英散流板避免气流喷射，能均匀地进入扩散区，例行地在石英舟两头放1-2片假片,气流流量参照Re＝（D－μρ）/w≤15估算，式中：Re为雷诺系数；D为石英管直径；μ为气体流平均流速；ρ为气体密度；w为气体粘滞系数。