[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，隔离结构覆盖部分鳍部的侧壁；在隔离结构内形成第一凹槽，所述第一凹槽侧壁暴露出鳍部侧壁；形成横跨所述鳍部的伪栅极结构，所述伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；形成伪栅极结构后，在伪栅极结构两侧的鳍部中形成第二凹槽，第二凹槽与第一凹槽连通，且第二凹槽底部与第一凹槽底部齐平；在第一凹槽和第二凹槽内形成源漏掺杂层。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，隔离结构覆盖部分鳍部的侧壁；在隔离结构内形成第一凹槽，所述第一凹槽侧壁暴露出鳍部侧壁；形成横跨所述鳍部的伪栅极结构，所述伪栅极结构覆盖鳍部的部分顶部表面和部分侧壁表面；形成伪栅极结构后，在伪栅极结构两侧的鳍部中形成第二凹槽，第二凹槽与第一凹槽连通，且第二凹槽底部与第一凹槽底部齐平；在第一凹槽和第二凹槽内形成源漏掺杂层。

可选的，所述第一凹槽的形成步骤包括：在隔离结构上形成覆盖所述鳍部侧壁的牺牲层；在形成所述牺牲层之后，对暴露出的隔离结构进行离子注入，在隔离结构内形成掺杂区；形成掺杂层后，去除所述牺牲层；去除所述牺牲层之后，以掺杂区为掩膜，刻蚀所述隔离结构，在隔离结构内形成所述第一凹槽。

可选的，所述第二凹槽的形成步骤包括：形成伪栅极结构后，在鳍部侧壁表面形成鳍部侧墙；形成鳍部侧墙之后，在伪栅极结构两侧的鳍部中形成初始第二凹槽，所述初始第二凹槽侧壁暴露出鳍部侧墙侧壁；去除初始第二凹槽侧壁的鳍部侧墙，在伪栅极结构两侧的鳍部鳍部内形成第二凹槽。

可选的，所述牺牲层的形成步骤包括：在所述鳍部表面形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出鳍部表面，在所述鳍部侧壁表面形成牺牲层。

可选的，所述牺牲层的材料与隔离结构不同。

可选的，所述牺牲层的材料包括：氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

可选的，所述牺牲层的厚度为2纳米～8纳米。

可选的，对所述隔离结构进行离子注入后，回刻蚀隔离结构前，还包括对所述隔离结构进行退火处理；所述退火处理的温度范围为800摄氏度～1100 摄氏度，所述退火处理的时间为5秒～100秒，所述退火处理利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。

可选的，所述第一离子包括硅离子。

可选的，所述离子注入的参数包括：能量范围为5KeV～30KeV，剂量范围为1.0E14atom/cm²～1.0E16atom/cm²。

可选的，去除所述牺牲层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺。