[发明专利]衬底掏空的层叠电感结构及其实现方法

说明书

本发明是关于一种优化的衬底掏空的层叠电感结构，具体为一种采用CMOS兼容MEMS工艺优化片上平面螺旋电感性能的结构。其包括：多层金属互连结构和悬浮结构。各金属层螺旋导线分别位于对应介质层间，其互连结构通过插塞采用多层金属并联(或串并联)形式构成，这样就可以在低频带范围改善电感性能。悬浮结构是依据金属螺旋形状在其螺旋面中间和外围两个部位(或仅中间部位)进行刻蚀各介质层和硅衬底而形成的结构，这样就减小了寄生电容的影响，扩展了电感的工作频带，以及大幅度提高了在高频带范围内的性能。

技术领域

本发明涉及集成电路的电感，尤其涉及射频集成电路电感结构。

背景技术

20世纪90年代以来，无线通信系统的集成度越来越高，人们普遍采用硅工艺制作单片射频集成电路。电感是射频芯片上的重要元件，其品质因数直接决定了芯片的整体性能。采用CMOS标准工艺将电感集成于硅集成电路，可以很容易地实现射频无源器件与CMOS电路的兼容，但由于硅衬底的寄生效应，尽管采用了很多的CMOS工艺相关改善技术，如PGS衬底屏蔽技术、PN结衬底隔离技术等，得到的电感值和品质因数均非常有限，往往只是较小程度改善低频带范围的性能，不利于系统整体性能的提高。

微机械(MEMS)技术的发展为硅射频集成电路提供了新的解决方案，已经成为射频电路和器件研究的一个重要领域。由于采用牺牲层、深刻蚀等工艺，硅微机械平面螺旋电感可以有效控制集成电路中的各种寄生效应，明显提高电感的性能，人们已经研制出不同结构、不同制作方法的微机械电感。

电感的性能主要用品质因数(Q)和谐振频率(f_SR)来衡量，降低电感寄生电容能够提高电感的Q和f_SR，由于目前用CMOS标准工艺制作出的电感寄生电容较大，导致其高频性能需要进一步提高。

发明内容

本发明解决的问题是提供衬底掏空的层叠电感结构，以提高射频集成电路电感的高频性能，同时也提高其低频性能，构成宽频带优化的高性能电感。

本发明所提供的衬底掏空的层叠电感结构包括衬底及位于衬底上的多个介质层，还包括多层金属互连结构和一个悬浮结构；其中悬浮结构是依据金属螺旋形状在其螺旋面中间部位进行刻蚀各介质层和硅衬底而形成的结构。

可选的，所述悬浮结构还依据金属螺旋形状在其螺旋面外围进行刻蚀各介质层和硅衬底形成。

可选的，所述多层金属互连线结构金属互连线的连接方式为并联方式或串并联结合的形式。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

1、悬浮结构是刻蚀硅衬底而形成的结构，这样就减小了寄生电容的影响，扩展了电感的工作频带，以及大幅度提高了在高频带范围内的性能。

2、金属互连结构通过插塞采用多层金属并联或串并联结合形式构成，这样就可以在低频带范围改善电感性能。

附图说明

图1所绘示为本发明的一实施例的电感结构的俯视图。

图2所绘示为沿着图1中的A-A’剖面线的剖面图。

图3所绘示为图1的电感结构的顶层金属的俯视图。

图4所绘示为图1的电感结构的除顶层金属外的各下层金属的俯视图。

图5所绘示为本发明的另一实施例的电感结构(差分结构)的顶层金属的俯视图。

图6所绘示为本发明的另一实施例的电感结构(差分结构)的除顶层金属外的各下层金属的俯视图。

主要元件符号说明