[发明专利]一种卫星用防单点失效的双冗余译码驱动电路及介质

权利要求书

1.一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：包括双冗余译码电路和双冗余输出驱动电路，其中：

双冗余译码电路，包括：第一译码电路、第二译码电路，第一译码电路和第二译码电路结构相同，共用一组输入信号，第一译码电路和第二译码电路输出独立的译码信号，完成双冗余译码功能并作为后级双冗余输出驱动电路的控制信号；第一译码电路的输入为n个，输出为2ⁿ个，n为正整数；

双冗余输出驱动电路，包括2ⁿ个输出驱动电路，每个输出驱动电路根据第一译码电路和第二译码电路输出的独立的译码信号，进行译码判决，输出译码判决结果。

2.根据权利要求1所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：每个输出驱动电路，包括：PMOS管MP_1、MP_2、MP_3、MP_4、电阻R1、电阻R2；

MP_1的栅极连接MP_2的栅极和第一译码电路的输出，MP_1的源极和衬底以及MP_2的源极和衬底连接电源VDD；

MP_1的漏极和MP_2的漏极连接MP_3的源极和衬底以及MP_4的源极和衬底，MP_3的栅极连接MP_4的栅极以及电阻R1的一端，电阻R1的另一端连接第二译码电路的输出；MP_3的漏极和MP_4的漏极作为双冗余译码驱动电路的输出并连接电阻R2的一端，电阻R2的另一端接地VSS。

3.根据权利要求2所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：R2的取值范围为：10kΩ～30kΩ。

4.根据权利要求2所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：电阻R1与电阻R2的比为9：1～12：1。

5.根据权利要求2所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：电源VDD的电压为3～18V。

6.根据权利要求1所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：第一译码电路的n个输入为A0～Am，m取n-1，第一译码电路的输出为B0～Bk，k＝2ⁿ-1，当n＝3时，译码电路的输入和输出的关系如下：

第一译码电路的输入为A0～A2，第一译码电路的输出为B0～B7，则满足:

当A0＝0且A1＝0且A2＝0时，B0＝0，其它输出为1；

当A0＝1且A1＝0且A2＝0时，B1＝0，其它输出为1；

当A0＝0且A1＝1且A2＝0时，B2＝0，其它输出为1；

当A0＝1且A1＝1且A2＝0时，B3＝0，其它输出为1；

当A0＝0且A1＝0且A2＝1时，B4＝0，其它输出为1；

当A0＝1且A1＝0且A2＝1时，B5＝0，其它输出为1；

当A0＝0且A1＝1且A2＝1时，B6＝0，其它输出为1；

当A0＝1且A1＝1且A2＝1时，B7＝0，其它输出为1。

7.根据权利要求1所述的一种卫星用防单点失效的双冗余译码驱动电路，其特征在于：第二译码电路的n个输入为A0～Am，m取n-1，第二译码电路的输出为C0～Ck，k＝2ⁿ-1，当n＝3时，译码电路的输入和输出的关系如下：

第二译码电路的输入为A0～A2，第二译码电路的输出为C0～C7，则满足:

当A0＝0且A1＝0且A2＝0时，C0＝0，其它输出为1；

当A0＝1且A1＝0且A2＝0时，C1＝0，其它输出为1；

当A0＝0且A1＝1且A2＝0时，C2＝0，其它输出为1；

当A0＝1且A1＝1且A2＝0时，C3＝0，其它输出为1；

当A0＝0且A1＝0且A2＝1时，C4＝0，其它输出为1；

当A0＝1且A1＝0且A2＝1时，C5＝0，其它输出为1；

当A0＝0且A1＝1且A2＝1时，C6＝0，其它输出为1；

当A0＝1且A1＝1且A2＝1时，C7＝0，其它输出为1。