[发明专利]IGBT半导体结构

说明书

IGBT半导体结构(10)具有p⁺衬底(24)，n^‑层(28)，至少一个在所述n^‑层(28)邻接的p区域(32)和至少一个在所述p区域(32)处邻接的n⁺区域(34)，其分别包括GaAs化合物或由GaAs化合物构成，介电层(20)和三个连接接通部(14,16,18)，其中，所述p区域(32)与所述n^‑层(28)形成第一pn结(36)，并且所述n⁺区域(34)与所述至少一个p区域(32)形成第二pn结(38)，所述介电层(20)覆盖所述第一pn结(36)和所述第二pn结(38)，所述第二连接接通部(16)形成在所述介电层(20)上的场板，并且在所述p⁺衬底(24)和所述n^‑层(28)之间布置有经掺杂的中间层(26)，所述中间层具有1微米至50微米的层厚度(D3)和10¹²‑10¹⁷N/cm³的掺杂剂浓度，其中，所述中间层(26)至少与所述p⁺衬底(24)材料锁合地连接。

技术领域

本发明涉及一种具有p⁺衬底、n^-层、p区域、n⁺区域、介电层以及三个连接接通部的IGBT半导体结构。

背景技术

由Jesef Lutz等人的《Semiconductor Power Devices》，Springer 2011版，ISBN978-3-642-11124-2，第十章，第322、323和330页已知不同的实施方式中的IGBT。这种功率器件基于硅或者碳化硅制造。

由German Ashkinazi的《GaAs Power Devices》，ISBN 965-7094-19-4，第五章，第97页或第7.8章，第225页已知一种耐高电压的半导体二极管p⁺-n-n⁺以及一种基于GaAs的耐高电压的p-n-i-p晶体管。

在M.Xu等人的论文《New Insight into Fermi-Level Unpinning on GaAs:Impact of Different Surface Orientations》，Electron Device Meeting(IEDM)，IEEE，2009，第865-868页，以及G.K.Dalapati等人的论文《Impact of Buffer Layer on AtomicLayer Deposited TIAIO Alloy Dielectric Quality for Epitaxial-GaAs/Ge DeviceApplication》，IEEE Transactions on Electron Devices，第60卷，No.1，2013中描述在GaAs上例如借助于原子层沉积(ALD)过程的氧化层的沉积。

在所述背景下，本发明的任务在于，说明一种扩展现有技术的设备。

所述任务通过具有权利要求1的特征的IGBT半导体结构来解决。本发明的有利构型是从属权利要求的主题。

发明内容

根据本发明的主题，提出一种具有上侧和下侧的IGBT半导体结构。

所述IGBT半导体结构具有构造在IGBT半导体结构的下侧处的p⁺衬底和在所述p⁺衬底上支承的n^-层。

所述n^-层具有邻接的p区域和邻接所述p区域的至少一个n⁺区域。

所述IGBT半导体结构具有优选地由沉积的氧化物构成的介电层、与IGBT半导体结构的下侧导电连接的第一连接接通部、第二连接接通部以及第三连接接通部。