[发明专利]一种基于FPGA的小型化数模转换装置及应用

权利要求书

1.一种基于FPGA的小型化数模转换装置，其特征在于，所述数模转换装置包括：

模拟电路，用于获取采集设备的模拟信号，并对所述模拟信号滤波放大后转发给音频转换器；

音频转换器，用于将接收的模式信号转化为数字信号，得到音频数据，并将所述音频数据发送至FPGA；

FPGA，用于基于接收的命令数据控制所述模拟电路和音频转换器工作，对获取的音频数据缓存封装后，转发至通讯接口，还用于接收外部同步时钟，并基于所述同步时钟为所述音频转换器提供工作时钟，以实现多个所述音频转换器之间的同步采样；

通讯接口，用于实现所述FPGA与通讯总线之间的命令数据与音频数据的交互。

2.如权利要求1所述的基于FPGA的小型化数模转换装置，其特征在于，所述FPGA包括：

通讯模块，用于对接收的命令数据串并转换和数据解码后转发至所述转发内存控制器，还用于对接收的音频数据协议封装和并串转换后转发至所述通讯接口；

转发内存控制器，用于对接收的音频数据进行缓存和转发至所述通讯模块，还用于将接收的命令数据转发至所述命令控制模块；

命令控制模块，用于基于接收的命令数据控制所述模拟电路对模拟信号的滤波和放大，还用于控制音频转换器将滤波放大处理后的模拟信号转化为数字信号；

音频数据接收模块，用于获取所述音频转换器上传的音频数据，并将所述音频数据转发至所述转发内存控制器；

时钟生成模块，用于基于接收的同步时钟为所述音频转换器提供工作时钟和控制信号，以实现多个所述音频转换器之间的同步采样；

通讯接口控制器，用于控制所述通讯接口工作。

3.如权利要求2所述的基于FPGA的小型化数模转换装置，其特征在于，所述通讯模块包括：

串并转换模块，用于对接收的命令数据进行串并转换；

数据解码模块，用于对串并转换处理后的命令数据进行数据解码，并将数据解码后的命令数据转发至所述转发内存控制器；

协议封装模块，用于对接收的音频数据进行协议封装；

并串转换模块，用于对协议封装处理后的音频数据进行并串转换，并对并串转换后的音频数据转发至所述通讯接口。

4.如权利要求2所述的基于FPGA的小型化数模转换装置，其特征在于，所述转发内存控制器包括：

接口子控制器，用于控制FIFO单元中音频数据读取与写入操作；

FIFO单元，用于所述转存内存控制器接收的音频数据的缓存。

5.如权利要求2所述的基于FPGA的小型化数模转换装置，其特征在于，所述命令控制模块包括：

模拟信号控制器，用于基于接收的命令数据控制所述模拟电路对模拟信号的滤波参数和放大倍数，以实现对模拟信号的稳定滤波和放大；

音频转换器控制器，用于基于接收的命令数据控制所述音频转换器将滤波放大处理后的模拟信号转化为数字信号。

6.如权利要求1～5任一所述的基于FPGA的小型化数模转换装置，其特征在于，所述通讯接口采用485芯片。

7.一种基于FPGA的小型化数模转换装置的应用，其特征在于，应用权利要求1～8任一所述的小型化数模转换装置对多个传感器进行同步采样，具体包括以下步骤：

FPGA基于接收的命令数据控制模拟电路对从传感器的获取的模拟信号进行滤波放大处理；

FPGA基于接收的命令数据控制音频转换器将滤波放大处理后的模拟信号在转化为音频数据；

FPGA对接收的音频数据缓存封装后转发至通讯接口；

FPGA基于接收的同步时钟为音频转换器提供工作时钟，以实现多个所述音频转换器之间的同步采样。