[发明专利]集成电路芯片装置及相关产品

说明书

本披露提供一种集成电路芯片装置及相关产品，所述装置用于执行的神经网络的训练，该神经网络包含n层，所述n取值范围为大于等于2的整数，所述集成电路芯片装置包括：主处理电路、k个分支处理电路以及k组基础处理电路，所述主处理电路与所述k个分支处理电路分别连接，k个分支处理电路中每个分支处理电路对应k组基础处理电路中的一组基础处理电路，所述一组基础处理电路包括至少一个基础处理电路；所述分支处理电路包括：数据类型运算电路，用于执行浮点类型数据与定点类型数据之间的转换。本披露提供的技术方案具有计算量小，功耗低的优点。

技术领域

本披露涉及神经网络领域，尤其涉及一种集成电路芯片装置及相关产品。

背景技术

人工神经网络(Artificial Neural Network，即ANN)，是20世纪80年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象，建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。神经网络是一种运算模型，由大量的节点(或称神经元)之间相互联接构成。现有的神经网络的运算基于CPU(Central Processing Unit，中央处理器)或GPU(英文：Graphics Processing Unit，图形处理器)来实现神经网络的正向运算，此种正向运算的计算量大，功耗高。

发明内容

本披露实施例提供了一种集成电路芯片装置及相关产品，可提升计算装置的处理速度，提高效率。

第一方面，提供一种执行的神经网络的训练集成电路芯片装置，所述装置用于执行的神经网络的训练，该神经网络包含n层，所述n取值范围为大于等于2的整数，所述集成电路芯片装置包括：主处理电路、k个分支处理电路以及k组基础处理电路，所述主处理电路与所述k个分支处理电路分别连接，k个分支处理电路中每个分支处理电路对应k组基础处理电路中的一组基础处理电路，所述一组基础处理电路包括至少一个基础处理电路；

所述分支处理电路包括：数据类型运算电路，用于执行浮点类型数据与定点类型数据之间的转换；

所述集成电路芯片装置，用于接收训练指令，依据该训练指令确定第一层输入数据和第一层权值组数据，对第一层输入数据和第一层权值组数据执行神经网络的n层正向运算得到正向运算的第n输出结果；

所述主处理电路，还用于依据所述第n输出结果得到第n输出结果梯度，依据所述训练指令获取第n层反向运算的第n反向运算，依据第n输出结果梯度、第n层输入数据、第n层权值组数据以及第n反向运算得到第n反向运算复杂度，依据所述第n反向运算复杂度确定第n输出结果梯度、第n层输入数据、第n层权值组数据对应的第n反向数据类型；

所述主处理电路，用于依据第n反向运算的类型将第n输出结果梯度、第n层输入数据、第n层权值组数据划分成广播数据块以及分发数据块，对第n反向数据类型的所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至所述k个分支处理电路中的至少一个分支处理电路，将第n反向数据类型的所述广播数据块广播至所述k个分支处理电路；

所述k个分支处理电路，用于通过所述数据类型运算电路将广播数据块以及接收到的基本数据块转换成第n反向数据类型的广播数据块和第n反向数据类型的接收到的基本数据块；将第n反向数据类型的广播数据块和第n反向数据类型的接收到的基本数据块转发给基础处理电路；

所述k组基础处理电路，用于将所述广播数据块以及接收到基本数据块以第n反向数据类型执行运算得到运算结果，并将运算结果通过所述k个分支处理电路传输给所述主处理电路；

所述主处理电路，用于对该运算结果进行处理得到第n层权值组梯度和第n层输入数据梯度，应用所述第n层权值组梯度对第n层权值组数据进行更新；所述第n反向数据类型包括：定点类型或浮点类型；