[发明专利]一种用于开关电源的浮动栅电压驱动电路

权利要求书

1.一种用于开关电源的浮动栅电压驱动电路，所述开关电源为MOS管做开关的开关电源，其特征在于，包括比较器(COMP)、开关管(PM1)、电流源(Ibias)、储能电容(Cs)和驱动电路，

所述驱动电路包括多个NMOS驱动电路和多个PMOS驱动电路，所述NMOS驱动电路和PMOS驱动电路与所述开关电源中NMOS开关管和PMOS开关管一一对应，所述NMOS驱动电路的时序输入端连接第一开关信号(P1)，所述PMOS驱动电路的时序输入端连接第二开关信号(P2)；

所述比较器(COMP)的负向输入端连接参考电压(Vref)，其输出端连接所述开关管(PM1)的栅极，其正向输入端连接所述开关管(PM1)的漏极以及所述NMOS驱动电路和所述PMOS驱动电路的电压输入端并通过所述储能电容(Cs)后接地；所述开关管(PM1)的源极通过所述电流源(Ibias)后连接电源电压(VDD)；所述NMOS驱动电路的输出端连接所述开关电源中对应的NMOS开关管的栅极，所述PMOS驱动电路的输出端连接所述开关电源中对应的PMOS开关管的栅极；

所述PMOS驱动电路包括第二NMOS管(MN2)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、自举电容(Cb)和传输门(TG1)，

第二PMOS管(MP2)和第四PMOS管(MP4)的栅极以及传输门的第一控制端连接正时序信号(p2)，第二NMOS管(MN2)和第三PMOS管(MP3)以及传输门的第二控制端连接负时序信号所述正时序信号(p2)与所述第二开关信号(P2)同相，所述负时序信号与所述第二开关信号(P2)反相；

第二PMOS管(MP2)的源极连接所述驱动电路的电压输入端，其漏极连接第三PMOS管(MP3)的漏极并通过自举电容(Cb)后连接第二NMOS管(MN2)的漏极和传输门(TG1)的输入端；

第四PMOS管(MP4)的源极连接第三PMOS管(MP3)的源极并连接所述开关电源中对应的PMOS开关管的源极，其漏极连接传输门(TG1)的输出端并作为所述PMOS驱动电路的输出端连接所述开关电源中对应PMOS开关管的栅极；

第二NMOS管(MN2)的源极接地，其衬底接低电位(VSS)，第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的衬底接高电位(Vh)。

2.根据权利要求1所述的用于开关电源的浮动栅电压驱动电路，其特征在于，所述NMOS驱动电路包括缓冲级、第一NMOS管(MN1)和第一PMOS管(MP1)，

缓冲级的输入端连接时序信号(p1)，其输出端连接第一NMOS管(MN1)和第一PMOS管(MP1)的栅极，其中时序信号(p1)与所述第一开关信号(P1)同相；第一PMOS管(MP1)的源极连接所述驱动电路的电压输入端，其漏极连接第一NMOS管(MN1)的漏极并作为所述NMOS驱动电路的输出端连接所述开关电源中对应的NMOS开关管的栅极；第一NMOS管(MN1)的源极接地。

3.根据权利要求1所述的用于开关电源的浮动栅电压驱动电路，其特征在于，所述传输门(TG1)包括第三NMOS管(MN3)和第五PMOS管(MP5)，

第三NMOS管(MN3)的栅极作为所述传输门(TG1)的第一控制端，其漏极连接第五PMOS管(MP5)的漏极并作为所述传输门(TG1)的输入端，其源极连接第五PMOS管(MP5)的源极并作为所述传输门(TG1)的输出端，其衬底接低电平(VSS)；第五PMOS管(MP5)的栅极作为所述传输门(TG1)的第二控制端，其衬底接高电平(Vh)。