[发明专利]基于MIG逻辑的RRAM迭代乘法器电路及实现方法

权利要求书

1.一种基于MIG逻辑的RRAM迭代乘法器电路的实现方法，所述基于MIG逻辑的RRAM迭代乘法器电路，包括：I/O模块，所述I/O模块为I/O输入，用于输入RRAM阵列信号，以及将计算完成后的结果信号输出到外围处理电路；

第二级数据选择器，与I/O模块相连，用于获取I/O模块写入的数据，接收控制信号从而开启相应的工作模式；

控制模块，连接到第二级数据选择器，用于向第二级数据选择器提供控制信号；所述控制信号包括：写使能信号和读使能信号，用于选择RRAM的工作模式；

第一级数据选择器，连接到第二级数据选择器，第一级数据选择器用于接收列译码电路中的信号从而选择需要开启的RRAM单元；

列译码器，连接到第一级数据选择器，用于接收列选通地址信号，进行地址译码，并发送给第一数据选择器，选择指定的RRAM单元；

RRAM单元阵列，连接到第一级数据选择器，包括多个RRAM单元，其中，输入RRAM单元分别存储乘数和被乘数，输出RRAM单元用于输出乘法结果，工作RRAM单元用于存储计算所需的中间值；

读出模块，与RRAM单元阵列及I/O模块相连，用于读出计算过程中的数据及乘法结果，并将乘法结果输出到外围处理电路；

响应模块，连接到读出模块，用于给读出模块发送读出信号，控制数据读出；

所述RRAM迭代乘法器电路为RRAM阵列结构无符号位2×2迭代乘法器电路，其中，

RRAM单元阵列包括一行由平行和垂直纳米线相连的15个RRAM单元，所述15个RRAM单元中，其中RRAM单元X₂，X₁，Y₂，Y₁为输入RRAM单元，RRAM单元Z₁至Z₄的RRAM组为输出RRAM单元，RRAM单元M₁至M₇的RRAM组为工作RRAM单元；

所述实现方法包括：

步骤S0，定义RRAM单元各逻辑值，输入信号x₁，x₂，y₁，y₂并且其他单元置为高阻；

步骤S1，依次将y₁，y₂与x₁和x₂相与，并将得到的结果存入RRAM单元中；

步骤S2，将计算结果错位相加求出最后的乘法结果；

所述步骤S1中，将乘数y₁、y2求反，并得到x₂y₂、x₁y₂、x₂y₁、x₁y₁，并存入相应的RRAM单元中，包括：

子步骤S11，在RRAM单元M₁上分别施加逻辑值为P_M1＝1，Q_M1＝y₂的电压，将与y2相反的逻辑值存入RRAM单元M₁中；

子步骤S12，在RRAM单元M₂上分别施加逻辑值为P_M2＝1，Q_M2＝y₁的电压，将与y₁相反的逻辑值存入RRAM单元M₂中；

子步骤S13，在RRAM单元Z₁上分别施加逻辑值为P_Z1＝x₂，的电压，计算出x₂y₂存入RRAM单元Z₁中，作为乘法结果输出的最低位；

子步骤S14，在RRAM单元M₃上分别施加逻辑值为P_M3＝x₁，的电压，计算出x₁y₂存入RRAM单元M₃中；

子步骤S15，在RRAM单元M₄上分别施加逻辑值为P_M4＝x₂，的电压，计算出x₂y₁存入RRAM单元M₄中；

子步骤S16，在RRAM单元Z₃上分别施加逻辑值为P_Z3＝x₁，的电压，计算出x₁y₁存入RRAM单元Z₃中；

所述步骤S2将计算结果错位相加求出最后的乘法结果包括：

子步骤S21，通过MAJ门逻辑计算得出输出的次低位z₂及次低位到次高位的进位c₁；包括：

次子步骤S211，在RRAM单元M₅上分别施加逻辑值为P_M5＝x₂y₁，Q_M5＝x₁y₂的电压，计算出存入RRAM单元M₅中；

次子步骤S212，在RRAM单元Z₂上分别施加逻辑值为P_Z2＝x₁y₂，Q_Z2＝x₂y₁的电压，计算出存入RRAM单元Z₂中；

次子步骤S213，在RRAM单元Z₂上分别施加逻辑值为Q_Z2＝0的电压，计算出逻辑乘法结果即z₂的值，存入RRAM单元Z₂中；

次子步骤S214，在RRAM单元M₃上分别施加逻辑值为P_M3＝x₂y₁，Q_M3＝1的电压，计算出向乘法结果z₃的进位c₁存在RRAM单元M₃中；

次子步骤S215，在RRAM单元M₇上分别施加逻辑值为P_M7＝1，Q_M7＝c₁的电压，将与c₁相反的逻辑值存入了RRAM单元M₇中；

子步骤S22，通过次低位到次高位的进位c₁计算得出输出的最高位z₄及次高位z₃；包括：

次子步骤S221，在RRAM单元Z₄上分别施加逻辑值为P_Z4＝x₁y₁，的电压，计算出z₄的值，存入RRAM单元Z₄中；

次子步骤S222，在RRAM单元M₆上分别施加逻辑值为P_M6＝c₁，Q_M6＝x₁y₁的电压，计算存入RRAM单元M₆中；

次子步骤S223，在RRAM单元Z₃上分别施加逻辑值为P_Z3＝0，Q_Z3＝c₁的电压，计算存入RRAM单元Z₃中；

次子步骤S224，在RRAM单元Z₃上分别施加逻辑值为Q_Z3＝0的电压，计算出乘法结果z₃，存入RRAM单元Z₃中。