[发明专利]FPGA的SPI接口主动串行配置方法及装置

权利要求书

1.一种FPGA的SPI接口主动串行配置方法，其特征在于，包括：

(a)FPGA上电；

(b)执行上电复位和上电检查；

(c)启动状态机以完成所述SPI接口的主动串行配置；

其中，步骤(c)包括：

(c1)刷新状态机启动SRAM清空状态机；

(c2)获取配置模式为主动串行配置模式；

(c3)所述刷新状态机启动比特流引擎状态机并驱动主时钟信号输出，所述启动比特流引擎状态机包括：

(x1)发送操作码和地址到外部引导存储设备；

(x2)接收所述外部引导存储设备的输出的第一数据；

(x3)将所述第一数据写入SRAM中；

(c4)所述刷新状态机启动唤醒状态机，步骤(c4)启动唤醒状态机包括：

(y1)对所述FPGA内核进行复位；

(y2)将所述外部引导存储设备输出的第二数据写入所述FPGA中；

(y3)所述FPGA输出数据。

2.根据权利要求1所述的方法，其特征在于，上电复位包括：

复位配置电路、状态寄存器和控制寄存器。

3.根据权利要求1所述的方法，其特征在于，步骤(c1)包括：

所述SRAM清空状态机清除SRAM中的内容。

4.根据权利要求1所述的方法，其特征在于，第一数据包括：

同步头数据以及含有控制信息的比特流数据。

5.一种FPGA的SPI接口主动串行配置装置，其特征在于，包括：

多个管脚；

上电复位模块101，以完成上电复位；

上电检查模块102，以完成上电检查；

专用配置管脚解析模块103，以解析所述管脚并生成对应的指示信号；

配置控制模块104，用以控制刷新状态机进行状态跳转

SRAM清空模块106，用以执行SRAM清空状态机；

配置核心时钟生成模块107，用以产生主时钟信号；

配置输入输出模块108，用以根据驱动主时钟指示信号控制所述主时钟信号的输出；

其中，所述配置控制模块104包括：

刷新模块105，用以执行所述刷新状态机；

SPI比特流引擎模块109，用以执行SPI比特流引擎状态机，执行比特流引擎状态机包括：

发送操作码和地址到外部引导存储设备；

接收所述外部引导存储设备的输出的第一数据；

将所述第一数据写入SRAM中；

唤醒模块110，用以执行唤醒状态机，所述执行唤醒状态机包括：

对所述FPGA内核进行复位；

将所述外部引导存储设备输出的第二数据写入所述FPGA中；

所述FPGA输出数据。

6.根据权利要求5所述的装置，其特征在于，多个管脚包括：

初始化管脚、开关信号管脚、配置模式管脚、配置完成管脚、主时钟管脚。