[发明专利]一种正负压电荷泵稳压电路

说明书

本发明提供了一种正负压电荷泵稳压电路，所述正负压电荷泵稳压电路包括正压电荷泵、第一建立时间控制电路、负压电荷泵、第二建立时间控制电路、误差放大器、与非门、电阻、负压储能电容、正压储能电容和地线GND；本发明的正负压电荷泵稳压电路将0V作为参考电压，不需特定电路产生参考电压，因此，正压电荷泵的输出正压VPOS的电压确定后，负压电荷泵的输出负压VNEG的电压值也随之确定，而且，负压电荷泵和正压电荷泵达到建立稳定值的时间相等，因而，正负压电荷泵稳压电路稳定性很好，该压差值在高低温的电压值保持稳定，并且，整个测试修调过不需要测试负压VNEG的电压值，因而测试设备的兼容性很好，能有效节省测试成本。

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及非挥发存储器中的电荷泵电路，具体为一种正负压电荷泵稳压电路。

背景技术

在非挥发存储器中，正压(VPOS)和负压(VNEG)电荷泵是常见的两种电路，其作用是为擦写操作提供必要的高压，从而实现存储数据的改变。常见的擦写原理是FN遂穿效应，其在出处单元中的氧化层两端加高压偏置，形成强电场，使得电子穿过氧化层。存储单元擦写的效果，即FN遂穿效应的程度大小，和氧化层两端加的高压值压差偏置呈线性关系，即和VPOS-VNEG的电压差值呈线性关系，但是实际电路中都是独立设计VPOS和VNEG的电压值，而不是直接设计VPOS-VNEG的压差值。

在集成电路中，一般分别用两个独立的电路实现正压电荷泵稳压电路和负压电荷泵稳压电路来实现。图1是现有的一种正压电荷泵稳压电路结构图，在该正压电荷泵稳压电路中，101是正压电荷泵，其输入是时钟信号CLK_P，输出是正压VPOS；102是建立时间控制电路，其输出接101中，用来控制正压VPOS的上升建立时间；正压VPOS到地线GND间串联电阻103和104，其电阻值分别为RP1和RP2，中间节点是正压VPOS采样信号VDET_P；误差放大器105的正负输入端分别接参考电压信号VREF和正压VPOS采样信号VDET_P；与非门106的输入端接误差放大器的输出和时钟信号CLK；107是正压VPOS的储能电容。该电路的稳压原理是，VDET_P＝VPOS*RP2/(RP1+RP2)，当VDET_PVREF时，误差放大器105输出’0’，使得CLK_P信号将时钟保持’1’的状态，从而正压电荷泵101停止给正压VPOS供电；反之，VDET_P≥VREF时，正压电荷泵101持续给正压VPOS供电，这样实现了正压VPOS稳压值。

VPOS＝VREF*(RP1+RP2)/RP2------公式1

图2是现有的一种负压电荷泵稳压电路结构图，在该负压电荷泵稳压电路中，201是负压电荷泵，其输入是时钟信号CLK_N，输出是负压VNEG；202是建立时间控制电路，其输出接201中，用来控制负压VNEG的下降建立时间；负压VNEG到V1间串联电阻203和204，其电阻值分别为RN1和RN2，中间节点是负压VNEG采样信号VDET_N；误差放大器205的负正输入端分别接参考电压信号VREF和负压VNEG采样信号VDET_N；与非门206的输入端接误差放大器的输出和时钟信号CLK；207是正压VPOS的储能电容；V1到地线GND间串联电阻210和211，中间节点是V1采样信号VDET_1；误差放大器209正负端分别接VNET_V1和参考电压VREF，输出接PMOS管208的栅极；PMOS晶体管208的源极接VDD，漏极接V1,从而使得V1＝VREF*R2/(R1+R2)。该电路的稳压原理是，VDET_N＝(V1-VNEG)*RP2/(RN1+RN2)，当VDET_PVREF时，误差放大器205输出’0’，使得CLK_N信号将时钟保持’1’的状态，从而正压电荷泵201停止给正压VPOS供电；反之，VDET_N≥VREF时，正压电荷泵201持续给正压VPOS供电，这样实现了负压VNEG的稳压值。

VNEG＝V1-(V1-VREF)*(RN1+RN2)/RN2---公式2