[发明专利]除法运算方法、装置及设备

说明书

本发明涉及一种除法运算方法、装置及设备，其中，除法运算方法可包括以下步骤：通过获取被除数的符号位，生成第一商数据，通过对截取的待预判数据与除数进行移位预判，在第二寄存数据小于或等于除数时，将第一寄存数据左移预设移位位数、直至第二寄存数据大于除数，从而生成第二商数据；在第二寄存数据大于除数时，对第一寄存数据进行加减交替法运算、直至商上1且第二寄存数据小于或等于除数，从而生成第三商数据；对第一商数据、第二商数据和第三商数据依据生成时间的先后进行高位到低位排列输出，从而得到商运算结果，减少了运算周期，大大提高了除法运算速度，进而提高了除法运算的效率。

技术领域

本发明涉及数字信号处理领域，特别是涉及一种除法运算方法、装置及设备。

背景技术

在数字信号处理中，经常会涉及到除法运算，如归一化最小均方差的计算。而实现除法器电路的算法中，常用的方法有恢复余数法、加减交替法和定点数除法。

其中，恢复余数法的除法器把除法运算化成移位运算和减法运算，直接从被除数/余数中减去除数，若够减余数为正，上商1；若不够减余数为负，上商0，此时必须将除数加回去，恢复成原来的余数，以便继续计算；恢复余数法在不够减时要恢复余数，多做一次加法操作，运算速度因而受到影响，控制线路复杂，运算不规则，运算时间变长。另外，加减交替法又称不恢复余数法，它是恢复余数法的一种变形，其规则是：当余数为正时商“1”，余数左移一位减除数；当余数为负时商“0”，余数左移一位加除数；从而造成加减交替法运算周期比较长。除此之外，定点数除法也称为跳0跳1的K位除法，当得到的余数的绝对值甚小时，可以根据余数前几位的代码一次得到数个0或数个1；但其一般只适用于余数的绝对值甚小的情况，在其他的情况下，如果在除法过程中只允许加、减除数，那么就必须按照通常的不恢复除法来进行运算，即也会造成运算周期比较长。

在实现过程中，发明人发现传统技术中至少存在如下问题：传统的实现除法器电路的算法中运算周期较长(例如恢复余数法、加减交替法和定点数除法等运算周期比较长)，容易增加实现除法器电路的复杂度，降低除法运算的效率。

发明内容

基于此，有必要针对传统的技术方案中运算周期较长的问题，本发明提供了一种除法运算方法、装置及设备。

为了实现上述目的，一方面，本发明实施例提供了一种除法运算方法，包括以下步骤：

获取运算数据中的被除数，并将被除数传输给第一移位寄存器；运算数据包括被除数和除数；

获取被除数的符号位，并将第一移位寄存器的第一寄存数据左移符号位的位数，生成第一商数据；

从高位截取第一寄存数据中预设移位位数的数据，将得到的待预判数据从低位传输给第二移位寄存器，并对第二移位寄存器的第二寄存数据与除数进行移位预判；

在移位预判的结果为第二寄存数据小于或等于除数时，将第一寄存数据左移预设移位位数、直至第二寄存数据大于除数，生成第二商数据，并清空第二移位寄存器；将第一寄存数据进行加减交替法运算、直至商上1，生成第三商数据和余数数据，并将余数数据从低位传输给第二移位寄存器，启动移位预判；

在移位预判的结果为第二寄存数据大于除数时，对第一寄存数据进行加减交替法运算、直至商上1，生成第三商数据和余数数据，并将余数数据从低位传输给第二移位寄存器，启动移位预判；将第一寄存数据左移预设移位位数、直至第二寄存数据大于除数，生成第二商数据，并清空第二移位寄存器；

根据生成次序，按高位到低位排列输出第一商数据、第二商数据和第三商数据，得到商运算结果。

在其中一个实施例中，获取被除数的符号位，并将第一移位寄存器的第一寄存数据左移符号位的位数，生成第一商数据的步骤具体包括：

按照预设位数值对第一寄存数据进行高位截取，得到截取数据；