[发明专利]网络跟踪先前层级减除的装置及方法

说明书

本发明涉及网络跟踪先前层级减除的装置及方法，揭示一种执行芯片中的集成电路结构的连通性测试的方法。该连通性测试执行于该芯片的第一层级。在该芯片中识别潜在缺陷位置，其表示因过孔开路或过孔短路而容易系统性失效的过孔位置。将该潜在缺陷位置转换至该芯片的第二层级的过孔位置。该第二层级位于该第一层级下方。在转换热点以后，检查该第二层级有无缺陷。检查该第一层级上的该过孔位置有无缺陷。将该第二层级的所有缺陷转换至该第一层级的该过孔位置。利用该第二层级的该转换缺陷及该第一层级的该缺陷的先前层级减除形成缺陷的网络跟踪。

技术领域

本发明涉及半导体装置例如集成电路的制造，尤其涉及检查集成电路及检测缺陷的方法。

背景技术

由于半导体制造领域中持续的技术创新，正在开发具有较大规模集成及较高装置密度以及较低功耗及较高操作速度的集成电路芯片。一般来说，为制造集成电路，利用前端工艺(front-end-of-line；FEOL)制程技术在硅晶圆的表面内形成分立的半导体装置，接着执行后端工艺(back-end-of-line；BEOL)制程技术以在该半导体装置上方形成多层级金属互连网络，从而在半导体装置之间提供布线及接触以形成想要的电路。当基于亚微米及以下尺寸设计的半导体集成电路时，由于制程条件的细微变动可产生图案化特征的较大尺寸偏差或其他电性缺陷，因此实行严格的尺寸控制很重要。在此方面，通常在开发的不同阶段/层级检查半导体晶圆，以确保质量控制并检测及消除关键的良率限制缺陷。

在整个技术的良率提升期间，设计系统性缺陷造成半导体设计制程的关键良率瓶颈。过孔开路及短路是常见的良率损失原因。幸运的是，可检测开路及短路。检测系统性过孔故障的最有效方式之一是利用电子束(e-beam)电压对比(voltage contrast；VC)检查，以将硅中的过孔的电压对比与设计比较。电子束检查是一种常见的技术，其利用SEM(scanning electron microscope；扫描电子显微镜)通过次级电子图像的VC检查检测半导体晶圆上的电性及物理缺陷。一般来说，电子束VC检查涉及用SEM所发射的聚焦电子束扫描晶圆的目标区域。该电子束照射该目标区域，引起次级电子的发射，次级电子检测器沿该电子束的扫描路径测量该次级电子发射的强度。当扫描一个区域时，来自该电子束的电子诱发表面电压，该表面电压因被照射特征的差别电荷积累而在该扫描区上变化。VC检查操作的原则为：扫描区域上的诱发表面电压的差异会引起次级电子发射强度的差异。例如，对于导电特征，由于缺陷结构与非缺陷结构之间的充电差异，电性缺陷可被检测为电压对比缺陷。

此类电子束检查可在特定的逻辑图案中利用VC有效检测开路过孔或过孔短路。问题是，当检测到开路或短路时，不清楚该开路或短路是在当前的过孔层级还是在该结构的前一层级。

发明内容

对于块体(bulk)技术，当用在线电子束检查上检查过孔开路(或过孔短路)时，不清楚是当前层级的过孔开路(或短路)还是前一层级的过孔开路(或短路)。本文中所述的方法能够过滤掉干扰缺陷(来自前一层级的开路或短路)，从而可提供当前层级的缺陷的纯计量。

在集成电路芯片的设计期间，在晶圆中识别因过孔开路或过孔短路而容易系统性失效的位置。在该芯片的制造期间，通过VC(电压对比)检查在该芯片的一个层级执行该芯片中的集成电路结构的连通性测试。该VC检查可在形成该集成电路结构并沉积第一金属层M1以后执行。(如现有技术所已知，芯片的各种层级按沉积顺序编号。例如，要沉积的第一金属层为M1；要沉积的第二金属层为M2等。对连接金属层的过孔进行类似编号。例如，在M1与M2之间是V1，在M2与M3之间是V2等)。该VC检查识别潜在缺陷位置。将该潜在缺陷位置转换至该芯片的第二层级的过孔位置。在转换该潜在缺陷位置以后，检查该第二层级有无缺陷。接着，检查该第一层级(其在制程序列中较晚出现)上的该过孔位置有无缺陷。将该第二层级的所有缺陷转换至该第一层级的该过孔位置。利用该第二层级的该转换缺陷及该第一层级的该缺陷的先前层级减除形成当前层级的缺陷的纯计量。