[发明专利]一种EtherCAT-NCUC的总线同步方法及装置

权利要求书

1.一种EtherCAT-NCUC的总线同步方法，其特征在于，所述方法包括：

定时器控制EtherCAT通信帧和同步帧的发送，调整同步时间差值，使所述同步时间差值稳定在20微秒；

根据所述同步时间差值动态控制NCUC周期帧和非周期帧的数据发送；

根据所述同步时间差值动态调整通信周期，调整幅度为一微秒；

所述同步时间差值为系统时间与同步发生时间差值。

2.如权利要求1所述的方法，其特征在于，所述根据所述同步时间差值动态调整通信周期，具体包括：

所述同步时间差值等于20微秒时，所述通信周期为1毫秒；

所述同步时间差值小于20微秒时，将所述通信周期调整为999微秒；

所述同步时间差值大于20微秒时，将所述通信周期调整为1001微秒。

3.如权利要求1或2所述的方法，其特征在于，所述定时器控制EtherCAT通信帧和同步帧的发送之前，所述方法还包括对所述EtherCAT和NCUC进行配置，具体包括：

CPU控制EtherCAT数据帧和NCUC数据帧的发送，获取从站个数及从站类型；

CPU对所述EtherCAT数据帧和所述NCUC数据帧进行解析，调整同步时间差值；

当所述同步时间差值满足一定条件时，由定时器控制所述EtherCAT数据帧和所述NCUC数据帧的发送。

4.一种EtherCAT-NCUC的总线同步装置，其特征在于，所述装置包括调整时间差值模块、控制发送时间模块和调节通信周期模块；

所述调整时间差值模块，由定时器控制EtherCAT通信帧和同步帧的发送，调节同步时间差值，使所述同步时间差值稳定在20微秒；

所述控制发送时间模块，根据所述同步时间差值动态控制NCUC周期帧和非周期帧的数据发送时间；

所述调节通信周期模块，根据所述同步时间差值动态调整通信周期，调整幅度为一微秒；

所述同步时间差值为系统时间与同步发生时间差值。

5.如权利要求4所述的装置，其特征在于，所述调节通信周期模块具体包括第一调整单元和第二调整单元；

所述第一调整单元，用于在所述同步时间差值小于20微秒时，将所述通信周期调整为999微秒；

所述第二调整单元，用于在所述同步时间差值大于20微秒时，将所述通信周期调整为1001微秒。

6.如权利要求4或5所述的装置，其特征在于，所述装置还包括配置模块，所述配置模块由CPU控制EtherCAT数据帧和NCUC数据帧的发送，获取从站个数及从站类型。

7.一种主控系统，其特征在于，所述主控系统包括局域总线控制模块、EtherCAT同步帧解析模块、定时器模块、EtherCAT总线主站模块和NCUC总线主站模块；

所述局域总线控制模块，为CPU访问FPGA提供存储接口和IO接口，向NCUC主站模块和EtherCAT主站模块写入或者读取数据；

所述EtherCAT同步帧解析模块，在每个通信周期接收从EtherCAT从站返回的数据和数据有效信号，并解析得到系统时间和下次SYNC产生时间，根据所述下次SYNC产生时间与系统时间确定时间间隔；

所述定时器模块，控制EtherCAT通信帧和同步帧的发送，调整同步时间差值，使所述同步时间差值稳定在20微秒；

所述EtherCAT总线主站模块，用于存储发送的NCUC数据帧，根据CPU所发的参数，接收到周期帧的使能信号和非周期帧的发送信号时，产生数据信号和发送有效信号，数据从从站返回时，处理后存储在NCUC总线主站模块的RAM中；

所述NCUC总线主站模块，用于存储发送的EtherCAT数据帧，根据CPU所发的参数，接收到周期帧的使能信号和非周期帧的发送信号时，产生数据信号和发送有效信号，数据从从站返回时，处理后存储在EtherCAT总线主站模块的RAM中；

所述同步时间差值为系统时间与同步发生时间差值。