[发明专利]缓存替换技术

说明书

本申请揭示了一种缓存替换技术。该缓存替换技术应用于包含非易失性缓存的计算机系统中。根据所述缓存替换技术，在与访问地址对应的缓存集合的最近最少使用LRU路中选择多个待选择路，并分别将所述待写入数据与所述多个待选择路的样本数据进行比较获得多个汉明距离，并将值最小的汉明距离对应的路中的cache line作为待替换的cache line。本申请提供的缓存替换技术能够在保证缓存命中率的基础上降低所述计算机系统的写开销。

技术领域

本发明涉及存储技术领域，尤其涉及一种缓存替换技术。

背景技术

缓存是指可以进行高速数据交换的存储器，由于其访问速率很快， 它会优先于内存与中央处理器CPU交换数据。当CPU要读取一个数据时，首先 从CPU缓存中查找，找到就立即读取并送给CPU处理。如果没有找到，就从速 率相对较慢的内存中读取并送给CPU处理，同时把这个数据所在的数据块调入 缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。通 过这种方式，提升了计算机系统的访问速度。

通常，缓存采用静态随机存取存储器(Static Random Access Memory, SRAM)来实现，但SRAM存在静态漏电问题，导致系统功耗较大。并且，SRAM 存储单元越来越难减少，导致硬件实现上存在瓶颈，且缓存的存储空间有限。随 着存储技术的发展，越来越多的非易失性存储介质由于具有访问速度快、且静态 功耗低的优点，也逐渐被作为缓存使用。然而，当采用非易失性存储器 (non-volatile memory,NVM)作为缓存时，虽然NVM不存在静态漏电问题，也 就是说NVM的静态功耗较小，但由于NVM的写功率消耗较大，因此，在将数 据写入缓存时，也会消耗较多的系统功率。

发明内容

本申请实施例中提供了一种能够减少内存功耗的缓存替换技术，并 且能够提升内存访问速度。

第一方面，本申请提供一种应用于缓存替换方法。所述方法应用于 包括缓存的计算机系统中，所述缓存包括缓存控制器以及与所述缓存控制器连接 的用于缓存数据的存储介质，所述存储介质为非易失性存储介质。根据所述方法， 在接收写请求并根据所述访问地址确定所述缓存中没有缓存对应的缓存行cache line之后，所述缓存控制器从所述访问地址对应的缓存集合中确定N个待选择路。 其中，所述缓存中包括多个缓存集合，每个缓存集合中包含有M个路，每个路 中包含有一个cache line，N的值不小于2，且M大于N。进一步的，所述缓存 控制器分别将所述待写入数据与所述N个待选择路的样本数据进行比较以获得 N个汉明距离，并将所述N个汉明距离中的最小值所对应的路中的cache line作 为待替换的cache line。其中，所述样本数据与所述待写入数据的长度相同，所 述汉明距离用于指示所述两个相同长度的数据具有的不同的对应位的数量。然后， 所述缓存控制器将所述待写入的数据写入所述存储介质中，所述待写入数据用于 替换所述待替换的cacheline。

本发明实施例提供的缓存替换方法，在采用非易失性存储介质做缓 存时，通过在与访问地址对应的缓存集合的最近最少使用LRU路中选择多个待 选择路，并分别将所述待写入数据与所述多个待选择路的样本数据进行比较获得 多个汉明距离，并将值最小的汉明距离对应的路中的cache line作为待替换的 cache line。由于所述多个待选择路是在缓存集合的LRU路中选择的，因此能够 减少因替换cache line对缓存命中率的影响。并且，由于待替换的cache line是根 据汉明距离在所述多个待选择路中确定的，汉明距离能够体现两个数据的相似性， 因此，在将所述待写入数据写入缓存以替换所述待替换cacheline时能够减少写 入的数据量，节省写数据时的功耗，降低系统的写开销。

结合第一方面，在第一种可能的实现方式中，所述方法还包括所述 缓存控制器根据所述多个缓存集合中的每一个缓存集合中的第i路的cache line 获得所述缓存集合中的第i路的样本数据，其中，所述第i路的样本数据与所述 第i路中的cache line的长度相同，第i路为所述M个路中的任意一路，i大于等 于1且小于等于M。