[发明专利]一种数字滤波器及数据处理方法

权利要求书

1.一种数字滤波器，其特征在于，包括：控制模块、串行连接的M个DPRAM模块、多个第一加法器模块、多个乘法器模块、多个存储模块、多个第二加法器模块和延时模块；其中：

所述控制模块，与所述M个DPRAM模块中的第一DPRAM模块连接，至少用于存储输入信号数据的存取地址、滤波器系数地址，并基于预设带宽配置模式从所述M个DPRAM中，读取在所述第j个输入信号数据之前接收的多个输入信号数据，所述预设带宽配置模式与所述输入数据流对应的至少两种带宽相关，所述预设带宽配置模式用于指示每个输入信号数据在所述M个DPRAM内的存取地址，N为大于等于1的整数，j为小于等于N的整数；

所述M个DPRAM模块，至少用于接收所述输入信号数据，所述第一DPRAM模块用于获取输入数据流包括的N个输入信号数据中的第j个输入信号数据；

所述多个第一加法器模块，一个第一加法器模块连接所述M个DPRAM模块中处于对称位置的两个DPRAM模块，用于将所述M个DPRAM中处于对称位置的两个DPRAM中具有相同滤波器系数的输入信号数据的输入值相加；

所述多个乘法器模块，一个乘法器模块与一个第一加法器模块连接，所述乘法器模块的个数与数字滤波器阶数、每个乘法器复用次数相关，所述每个乘法器模块的复用次数与数字滤波器时钟、数字滤波器的通道模式对应的通道数和所述输入信号数据的采样率相关，所述通道数由输入数据流对应的带宽组合确定，用于将相加后的所述输入值与相应的所述滤波器系数相乘，获得多个输出信号分量；

所述多个存储模块，一个存储模块与一个乘法器模块连接，用于存储滤波器系数，每个存储模块存储的滤波器系数的个数由所述乘法器模块的复用次数确定；

所述多个第二加法器模块，与所述多个乘法器模块连接，用于确定并输出与所述第j个输入信号数据对应的输出信号；

所述延时模块，用于所述数字滤波器的延时。

2.如权利要求1所述的数字滤波器，其特征在于，若所述数字滤波器的通道模式为单通道模式，则所述单通道的输入采样率为F；或，

若所述数字滤波器的通道模式为双通道模式，则所述双通道中每个通道的输入采样率为F/2；或，

若所述数字滤波器的通道模式为三通道模式，则所述三通道中一个通道的输入采样率为F/2、另两个通道中每个通道的输入采样率为F/4；或，

若所述数字滤波器的通道模式为四通道模式，则所述四通道中每个通道的输入采样率为F/4。

3.如权利要求2所述的数字滤波器，其特征在于，所述输入数据流对应的带宽组合包括5MHz、10MHz、15MHz、20MHz中的至少一项。

4.一种数据处理方法，应用于数字滤波器，其特征在于，所述数字滤波器包括依次连接的M个双端口随机存储器DPRAM，所述M为大于等于2的整数，所述方法包括：

在获取输入数据流包括的N个输入信号数据中的第j个输入信号数据时，基于预设带宽配置模式从所述M个DPRAM中读取在所述第j个输入信号数据之前接收的多个输入信号数据，其中，所述预设带宽配置模式与所述输入数据流对应的至少两种带宽相关，所述预设带宽配置模式用于指示每个输入信号数据在所述DPRAM内的存取地址，N为大于等于1的整数，j为小于等于N的整数；

基于预设规则对所述第j个输入信号数据及所述多个输入信号数据进行处理，获得多个输出信号分量，其中，所述预设规则为：将所述M个DPRAM中处于对称位置的两个DPRAM中具有相同滤波器系数的输入信号数据的输入值相加后，与相应的所述滤波器系数相乘；

基于所述多个输出信号分量，确定并输出与所述第j个输入信号数据对应的输出信号。

5.如权利要求4所述的方法，其特征在于，获取输入数据流包括的N个输入信号数据中每个输入信号数据的获取规则为：每间隔预设个数的时钟获取并顺序存储一个输入信号数据，其中，所述预设个数由通道数和相应输入信号数据的采样率确定，所述通道数由所述输入数据流对应的带宽组合确定，每种带宽组合的总带宽相等。