[发明专利]卷积神经网络硬件加速装置及卷积计算方法及存储介质

说明书

本发明涉及卷积神经网络硬件加速装置及卷积计算方法及存储介质。所述装置包括指令处理单元、硬件加速模块、外部数据内存单元，所述指令处理单元，将指令集译码后执行相应操作进行对硬件加速模块的控制；所述硬件加速模块包括：输入缓存单元，执行所述指令处理单元的访存操作，存储从外部数据内存单元读取到的数据；数据运算单元，执行指令处理单元的运算执行操作，处理卷积神经网络的数据运算，根据运算指令集控制数据运算过程和数据流向；输出缓存单元，执行指令处理单元的访存操作，存储要写入外部数据内存单元的数据运算单元输出的计算结果；所述外部数据内存单元，存储输出缓存单元输出的计算结果和根据输入缓存单元的读取向其传输数据。

技术领域

本发明属于计算机技术领域，主要是涉及指令集控制的卷积神经网络硬件加速装置及卷积计算方法。

背景技术

近年来，随着人工智能的热度的上升，人们提出越来越多的深度学习算法模型以解决当前存在的研究问题。但随着深度学习算法的研究不断深入，各式各样的层数更多、结构更复杂的模型被提出来，而且至今仍没有比较完善的理论体系，算法仍然在推进，因此目前终端硬件实现专用型深度学习算法模型的难于更改架构和重新编程的问题不可避免。

目前的技术中，一种是使用通用的处理器来计算深度学习算法。该技术虽然具有相当大的通用性，指令集成熟完善，但是在处理大量的并行计算时效率低下，而且各部件之间的数据通信带宽需求大，难以适应并行度高的深度学习算法。

另一种方式是使用图形处理器来计算深度学习算法。该技术虽然具备很大的数据并行性，指令集也相对成熟，但是功耗大，片上内存少，进行大规模数据运算时片外带宽需求大。

还有一种方法是设计一种通用型深度学习处理器指令集。该技术可以实现比较灵活的支持不同的深度学习算法进行硬件实现，但是该技术目前不成熟，而且由于其需要满足不同类型的深度学习算法的普遍性，必然在结构和指令设计上会比较复杂，而且在某方面的处理效果不如专用型的深度学习处理指令直接，而嵌入式终端人工智能需要更精简和更具有针对性的指令操作。

可见，通用指令集不适用于专用嵌入式人工智能硬件；而专用嵌入式人工智能指令集能够使专用的嵌入式人工智能硬件具备一定的通用性和可编程性，且指令结构设计简单，针对性强。

因此，本发明从一个专用的嵌入式人工智能的指令集出发，提出一种应用于机器视觉方面的指令集控制点卷积神经网络硬件加速装置及卷积计算方法。

发明内容

本发明的目的在于，提出指令集控制的卷积神经网络硬件加速装置及卷积计算方法，解决现有技术并行计算不足、片上存储不足、指令比较复杂、效果不够针对性等问题。

本发明的目的是提供一种卷积神经网络硬件加速装置，其特征在于，所述装置包括指令处理单元、硬件加速模块、外部数据内存单元，其中：

所述指令处理单元，用于将指令进行译码，然后通过执行相应指令的操作进行对硬件加速模块的控制；

所述硬件加速模块包括输入缓存单元、输出缓存单元、数据运算单元；

所述输入缓存单元，用于执行所述指令处理单元的访存操作，存储从外部数据内存单元读取到的数据；

所述数据运算单元，用于执行所述指令处理单元的运算执行操作，处理卷积神经网络推理部分的数据运算，根据运算指令集控制数据运算过程和数据流向；

所述输出缓存单元，用于执行所述指令处理单元的访存操作，存储要写入所述外部数据内存单元的所述数据运算单元输出的计算结果；

所述外部数据内存单元，用于存储所述输出缓存单元输出的计算结果和根据输入缓存单元的读取向其传输数据。

进一步地，所述指令处理单元包括：

指令队列模块，用于存储所述指令；