[发明专利]多互连视觉处理器及采用其的图像处理方法

权利要求书

1.一种多互连视觉处理器，其特征在于，所述多互连视觉处理器包括精简指令集处理器模块（1）、系统总线模块（2）、像素单元处理器阵列模块（4）和行处理器阵列模块（5）；其中，精简指令集处理器模块（1）、像素单元处理器阵列模块（4）和行处理器阵列模块（5）均与所述系统总线模块（2）连接，同时像素单元处理器阵列模块（4）和行处理器阵列模块（5）依次连接；

所述行处理器阵列模块（5）包括若干个行处理器（51）和行处理器之间的行互连线（52），其中：

所述行处理器（51）为m位处理器，能够进行基本数学计算和逻辑运算，每一个所述行处理器（51）配置p个m位寄存器和k个m位存储器，其中所述k个m位存储器用于存储数据及中间计算结果；其中m为预先设定的正整数，且满足m=2^N，N为大于等于2的自然数，p和k为自然数；

行处理器（51）之间的行互连线（52）用于行处理器（51）的互连；每个行处理器（51）通过行互连线（52）能够访问到其列方向第2ⁿ个相邻的行处理器（51）的数据，其中n为预先设定的正整数；当访问范围超出阵列范围，则访问的返回数据设置为0。

2.根据权利要求1所述的多互连视觉处理器，其特征在于，所述精简指令集处理器模块（1）包括ARM或MIPS精简指令集处理器，用于通过系统总线模块（2）控制像素单元处理器阵列模块（4）和行处理器阵列模块（5），同时读取所述像素单元处理器阵列模块（4）和行处理器阵列模块（5）的状态。

3.根据权利要求1所述的多互连视觉处理器，其特征在于，所述系统总线模块（2）包含有地址总线和数据总线，用于精简指令集处理器模块（1）与像素单元处理器阵列模块（4）和/或行处理器阵列模块（5）交互时传输地址与数据。

4.根据权利要求1所述的多互连视觉处理器，其特征在于，所述多互连视觉处理器还包括图像数据存储器模块（3），所述图像数据存储器模块（3）用于缓存从外部输入的图像数据，并将其输入到所述像素单元处理器阵列模块（4）。

5.根据权利要求1所述的多互连视觉处理器，其特征在于，所述像素单元处理器阵列模块（4）包括若干个像素单元处理器（41）和像素单元处理器（41）之间的像素单元互连线（42），其中：

所述像素单元处理器（41）为1位处理器，能够进行“与”、“或”、“+”三种运算，每一个像素单元处理器（41）配置1比特的寄存器和64比特的存储器，所述64比特的存储器用于存储图像原始数据及中间计算结果。

6.根据权利要求5所述的多互连视觉处理器，其特征在于，所述像素单元处理器（41）之间的像素单元互连线（42）用于像素单元处理器（41）的互连；每个像素单元处理器（41）通过像素单元互连线（42）能够访问到其行方向和列方向第2ⁿ个相邻的像素单元处理器（41）的数据，其中n为预先设定的正整数；当访问范围超出阵列范围，则访问的返回数据设置为0。