[实用新型]一种基于量化时延法提高FID信号测频精度的电路

权利要求书

1.一种基于量化时延法提高FID信号测频精度的电路，其特征在于，包括动态核极化弱磁传感器、高频振荡电路、信号调理电路、滞回比较器、晶振电路、FPGA数字测频模块、控制器和存储单元，所述动态核极化弱磁传感器的输入端连接高频振荡电路，所述动态核极化弱磁传感器的输出端连接信号调理电路，所述信号调理电路连接滞回比较器，所述滞回比较器和晶振电路的输出端均连接FPGA数字测频模块，所述FPGA数字测频模块连接控制器，所述控制器连接存储单元。

2.根据权利要求1所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述FPGA数字测频模块包括控制信号部分、计数部分和误差补偿部分。

3.根据权利要求2所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述控制信号部分包括可编程分频器和两个D触发器，所述可编程分频器能够根据实际测试情况调整分频比。

4.根据权利要求2所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述计数部分包括第一计数器和第二计数器。

5.根据权利要求2所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述误差补偿部分包括两个时间间隔测量单元，每一时间间隔测量单元均由若干单位延时单元、若干D触发器和锁存器构成，所述单位延时单元连接D触发器，所述D触发器连接锁存器。

6.根据权利要求1所述的基于量化时延法提高FID信号测频精度的电路，其特征在于，所述存储单元为U盘。