[实用新型]静电防护电路及静电防护装置

说明书

技术领域

本公开一般涉及芯片检测领域，具体涉及静电敏感器件的检测领域，尤其涉及静电防护电路及静电防护装置。

背景技术

在天文观测中，越来越多的使用ASIC(Application Specific Integrated Circuit，专用集成电路)专用芯片采集探测器信号，例如采用多通道静电敏感型信号采集芯片VA32TA6。这类芯片为了提高ASIC的等效输入噪声等指标，设计芯片时输入端会采用栅极引出并去除静电防护电路。因此，该类ASIC对静电非常敏感，极易受到静电损伤。特别是在对该类产品按照航天元器件管理规范进行元器件筛选考核时，出现过批次性失效现象，该考核包含多种力学、热学、电学、稳定性等性能的试验。

对于本领域所使用的静电敏感型ASIC，通常采用以下方式改善静电敏感度：

一种是COB(Chip on Board)方式。也就是把ASIC的裸片直接粘在印制电路(PCB)上，用键合丝把探测器跟ASIC的输入端连起来。ASIC的输入端就不再悬空，具备了一条通过探测器到地的交流回路，对静电的敏感度有显著改善。

这种方式的缺点在于，无法再按照元器件的管理方法去考核ASIC，只能用设备级的标准去考核。这会造成考核试验强度不够，使产品在轨运行时具有失效风险。

另一种是改造环境，在操作间划分出专用的EPA(ESD Protected Area)静电保护防护区域，对该区域进行防静电装修，并制定相应的操作规范，在区域内操作静电敏感元器件。这种方式成本高，对人员的操作要求严格。此时，元器件的抗静电能力通常只能做到350V以上。对于静电敏感 度低于350V的产品，并不适用。而且，元器件筛选的项目较多，如涉及到多部门和多实验室的合作时，该方法也不适用。

实用新型内容

鉴于现有技术中的上述缺陷或不足，期望提供一种抗静电的防护电路，为了实现上述目的，提供一种静电防护电路和静电防护装置。

第一方面，提供一种静电防护电路，静电防护电路包括：

正极防护电路，包括第一串联单元，第一串联单元一端连接芯片输入端，另一端连接芯片的正极供电端，还包括至少两个反向串联的稳压二极管；

负极防护电路，包括第二串联单元，第二串联单元一端连接芯片输入端，另一端连接芯片的负极供电端，还包括至少两个反向串联的稳压二极管；

限流电阻，一端连接芯片输入端，另一端连接输入引出端。

第二方面，一种静电防护装置，其特征在于，装置包括上述的静电防护电路，还包括：

电源短接开关，一端连接正极供电端，另一端连接负极供电端。

根据本申请实施例提供的技术方案，通过在芯片输入端接入正极防护电路、负极防护电路和限流电阻，能够大大改善静电敏感元器件的静电受损问题。进一步的，根据本申请的某些实施例，通过在静电防护装置上增加电源短接开关，还能解决在不加电芯片筛选考核时，有效地避免芯片的静电损伤问题，获得双重保护的效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了根据本申请实施例的静电防护电路的示例性电路图；

图2示出了根据本申请实施例的静电防护装置的示例性结构框图；

图3示出了根据本申请实施例的基于静电防护装置的芯片筛选方 法的示例性流程图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与实用新型相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1，示出了根据本申请实施例的静电防护电路的示例性电路图。

如图1所示，提供一种静电防护电路，静电防护电路包括：

正极防护电路，包括第一串联单元，第一串联单元一端连接芯片输入端ASIC_ain，另一端连接芯片的正极供电端VCC，还包括至少两个反向串联的稳压二极管；

负极防护电路，包括第二串联单元，第二串联单元一端连接芯片输入端，另一端连接芯片的负极供电端VEE，还包括至少两个反向串联的稳压二极管；

限流电阻R1，一端连接芯片输入端ASIC_ain，另一端连接输入引出端Pin。