[实用新型]低相位噪声频率合成器

说明书

技术领域

本实用新型涉及频率合成领域，特别涉及一种低相位噪声频率合成器。

背景技术

随着电子设备的发展，电子系统对频率源提出了愈来愈高的要求，特别是在相位噪声、跳频速度、杂散等关键指标上更是如此。

现代频率合成器主要采用直接数字合成和锁相环技术。其中，绝大部分频率合成器采用的是锁相环技术。采用锁相环（PLL）的频率合成器组成框图如图1所示：包括鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO），鉴相器把参考输入信号（XTAL）的相位与VCO信号的相位进行比较，由PD将这两个输入信号的相位误差转换为误差电压，该电压由环路滤波器滤波后作为VCO的控制电压，控制电压改变VCO的输出频率，当闭环系统稳定后，VCO的输出频率即达到所需要的频率，完成输出频率与参考频率的锁定。当输出频率高于参考频率时，一般还需要在反馈支路增加分频器（N），使得输入到PD的两路信号频率大致相等。同样，参考信号也可以使用一个分频器（R），来获得较小的鉴相频率。

在实际应用中，一般重点考虑输出频率的载波近端相位噪声，通过对PLL架构的数学推导，可以得到整个系统的输出近端相位噪声公式为：

PN_total=PN_REF+PN_1Hz+10*log(fcomp)+20*log(N)，

其中，PNref为参考频率的相位噪声，PN1Hz为鉴相器的等效噪声基底，当采用数字鉴相器时，该值是评估鉴相器相噪特性好坏的重要参数。fcomp为鉴相频率，fcomp=fout/N。N为反馈分频比。由于锁相环本质上是等同于倍频器，因此输出频率相对于鉴相频率或者参考频率的相噪恶化为20*log（N）。

从上式中可以看出，为了获得具有更低相位噪声的输出频率，目前现有以下几种方法：

1、采用更低相噪指标的参考频率，即降低PN_REF。但该指标受系统底噪的影响而不能无限降低。

2、降低鉴相器的等效噪声基底，即降低PN_1HZ。普遍的方法是采用取样鉴相器代替数字鉴相器。如申请日为2003.11.14，申请号为US71371703的美国实用新型与申请日为1993.5.12，申请号为US6075593的美国实用新型公开的内容即采用这种方式。

3、降低鉴相频率或降低分频比，即降低fcomp和N。但减小fcomp必然会增加N，反而会带来相噪的恶化。因此常用的办法是增大fcomp而使得N减小。但这样的坏处是无法获得比较小的频率步进。

4、架构上改变，通常是采用环内混频的方法，先将输出频率与一个频率f1相混频，得到一个比较低的反馈频率去同参考频率鉴相。这样，输出频率fout=f1+N2*fcomp=N1*fref+N2*fcomp。由于f1可以采用一个点源或者大步进的频综，因此f1的输出相噪式中可以采用前面3种方法相对容易的获得较好的相位噪声指标。从而改善第3点中无法获得小的频率步进的问题，即兼顾了相噪和小的频率步进。如申请日为2008.9.5，申请号为US20563208的美国实用新型专利公开的方案。

5、采用相噪对消技术，比如前馈技术等，参看申请日为2007.5.15，申请号为US80360207的美国实用新型专利公开的方案。

6、 利用不相关的相位噪声叠加仅仅是线性功率叠加的原理，获得10*log（N）的相噪改善。具体参看《Phase Noise Improvement for Array Systems》，Shilei Hao, Tongning Hu, Qun Jane Gu，P1~4,2016 IEEE MTT-S International Microwave Symposium (IMS)与《A High Frequency Low Phase-Noise Signal Source Generated Using a Self-Oscillating Mixer》，IET Microw. Antennas Propag., 2013, Vol. 7, Iss. 2, pp. 123–130，公开的方案。