[实用新型]超低静态功耗随机存储器

说明书

技术领域

本实用新型涉及静态随机存储器领域，具体涉及一种超低静态功耗随机存储器。

背景技术

静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统（CPU），片上系统（SOC），手持设备等计算领域。

参见图1所示，为现有静态随机存储器的标准6管结构存储单元，BL/BLB为位线，wordline为字线。因为存储器为大量重复单元，器件数目众多，漏电问题严重。因此，通常会在不需要读写但是要保持数据时将地连接为虚地。虚地的电压大于0，假设电源为1V，0.5V的虚地电压能大大减少存储器的漏电，同时，存储值得到保持。

现有的随机存储器存在如下缺点：1、需要单独保持模式，由于其虚地电容较大，因此，需要较多的恢复时间，从保持模式恢复需要将虚地电压拉到0才能进行读写，增加了额外的模式；2、在正常读写时，静态功耗未减少，这时，所有虚地电压均为0，会导致读写时的整体功耗较大，其中，读写功耗=读写时的静态功耗+动态功耗。

因此，设计一种超低静态功耗随机存储器，能够减小虚地电容，提高读写效率，降低功耗，显然具有积极的现实意义。

发明内容

本实用新型的发明目的是提供一种超低静态功耗随机存储器。

为达到上述发明目的，本实用新型采用的技术方案是：一种超低静态功耗随机存储器，其包括复数行6管存储单元，每两行所述6管存储单元之间设有隔离单元，所述隔离单元用于隔离邻近该隔离单元的上下两行6管存储单元的虚地端。

优选地，所述隔离单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管；

所述第一PMOS晶体管的栅极连接到字线，漏极连接到第一位线，源极连接到第三PMOS晶体管的漏极；

所述第二PMOS晶体管的栅极连接到字线，漏极连接到第二位线，源极连接到第二NMOS晶体管的漏极；

所述第三PMOS晶体管的源极接电源端，栅极分别连接到第一NMOS晶体管的栅极和第四PMOS晶体管的漏极；

所述第四PMOS晶体管的源极接电源端，栅极分别连接到第一NMOS晶体管的漏极和第二NMOS晶体管的栅极；

所述第一NMOS晶体管的源极接虚地端；

所述第二NMOS晶体管的源极接位于所述隔离单元上一行的6管存储单元的虚地端。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：

1．本实用新型通过在原静态随机存储器的复数行6管存储单元中每隔两行之间插入一行隔离单元，用于隔离邻近该隔离单元的上下两行6管存储单元的虚地端，从而消灭直流通路，在正常读写时，大部分的存储单元仍然处于保持模式，降低了功耗；

2.本实用新型的虚地电容较小，极大地缩短了建立时间；

3.本实用新型的隔离单元是在原6管存储单元的基础上改进而来，因此，面积增加较小。

附图说明

图1是背景技术中现有静态随机存储器的标准6管结构存储单元的电路示意图。

图2是实施例一中本实用新型的隔离单元电路结构示意图。

具体实施方式

下面结合附图及实施例对本实用新型作进一步描述：

实施例一：

参见图2所示，一种超低静态功耗随机存储器，其包括复数行6管存储单元，每两行所述6管存储单元之间设有隔离单元，所述隔离单元用于隔离邻近该隔离单元的上下两行6管存储单元的虚地端。

本实施例中，所述隔离单元包括第一PMOS晶体管MP1、第二PMOS晶体管,MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第一NMOS晶体管MN1和第二NMOS晶体管MN2；

所述第一PMOS晶体管MP1的栅极连接到字线WL，漏极连接到第一位线BL，源极连接到第三PMOS晶体管MP3的漏极；

所述第二PMOS晶体管MP2的栅极连接到字线WL，漏极连接到第二位线BLB，源极连接到第二NMOS晶体管MN2的漏极；

所述第三PMOS晶体管MP3的源极接电源端，栅极分别连接到第一NMOS晶体管MN1的栅极和第四PMOS晶体管MP4的漏极；

所述第四PMOS晶体管MP4的源极接电源端，栅极分别连接到第一NMOS晶体管MN1的漏极和第二NMOS晶体管MN2的栅极；

所述第一NMOS晶体管MN1的源极接虚地端；

所述第二NMOS晶体管MN2的源极接位于所述隔离单元上一行的6管存储单元的虚地端。

本实用新型采用地址编码选择要读写的块，不同块虚地隔离，具体地，在原静态随机存储器的复数行6管存储单元中每隔两行选取一行将其原有的两个反相器中PMOS晶体管的漏极与NMOS晶体管的漏极的连接点断开形成隔离单元，用于隔离邻近该隔离单元的上下两行6管存储单元的虚地端，从而消灭直流通路，假设一个较大的存储器有1024根字线，16根字线作为一个快，则只有原有的1/64的电容，极大缩短了建立时间，这时，不需要额外的保持模式，只需要在正常读写cell前，地址建立时将快选好即可，在正常读写时，大部分的存储单元仍然处于保持模式，降低了功耗。