[实用新型]一种基于FPGA芯片模块的超高清VR固态延时器

权利要求书

1.一种基于FPGA芯片模块的超高清VR固态延时器，其特征在于，所述基于FPGA芯片模块的超高清VR固态延时器包括：

12G SDI 信号数据串并转换处理模块，简称为模块一；

超高清视频/音频基带数据SDI-YUV量化、同步、视音频加/解嵌和大规模DDRIII内存颗粒组的数据缓冲存储延时处理模块，简称为模块二；

12G SDI 数据并串转换、串行数据 SDI 输出模块，简称为模块三；

NMI/TICO 解码和10G IP网络数据输入处理模块，简称为模块四；

NMI/TICO 编码和10G IP网络数据 SFP 输出处理模块，简称为模块五；

大容量SSD原始数据保存备用处理模块，简称为模块六；

超高清固态延时器整机面板控制和1G网络SNMP控制，以及延时器各功能控制的处理模块，简称为模块七；

其中所述的模块二中，包含了：

1） 独立的视音频数据加解嵌、视频数据同步处理的大型 FPGA 芯片模块，简称为模块2-1；用于完成：1）数字超高清SDI-YUV视频数据的4：2：2矩阵采样量化处理功能；2）数字基带视频时基校正和内/外时钟同步功能；3）视音频数据加嵌处理功能；4）与大规模多组DDRIII内存颗粒组实时进行视音频数据的读写、检测、纠错和识别功能的高速通道接口；

2） 独立的相对小型的FPGA芯片模块，简称为模块2-2；设计用于完成：8组16通道的音频数据48K重采样，时钟重置功能；

3） 独立的大规模多组 DDRIII 内存颗粒组阵模块，简称为模块2-3；用于完成：超高清/高清基带超大容量数据的任意、实时的读写、存储、检测、交插纠错、识别的数据保存和延时功能；

其中，模块一与模块二相连，将转换处理后的并行数据送至模块二；模块一还同时与模块七相连，使操作用户通过模块七来选择模块一的输入信号格式，并随时检测模块一的输入信号是否正常；

模块2-1与模块一相连，用于将模块一接收的各种格式的超高清/高清信号数据做分离解嵌SDI/DP/HDMI数字信号的数字视音频数据，将数字视频的数据做 YUV 4：2：2 量化采样处理，同时视频基带数据作时基校正处理和SRC时钟同步，参考信号为外来两级或三级标准信号；模块2-1还与模块四相连，设计用于当外来信号为网络 IP 信号时，由模块四作为标准 NMI/TICO 格式的解码后的超高清视音频数据输入给模块2-1，进行同样的视频和音频的加/解嵌、量化和同步处理功能；模块2-1还随时与模块七相连，使外部操作用户通过模块七来设置、定义和控制超高清/高清数字视频信号的时基和同步功能；

模块2-2也随时与模块七相连，提供操作用户选择音频加嵌的通道数据输出功能；

模块2-3与模块2-1相连，将量化同步处理后和重采样后的视音频数据进行接收并堆栈推送入 DDRIII 内存颗粒组中，作为视音频基带数据的延时缓冲功能；模块2-3还随时与模块七相连，提供操作用户选择进行信号延时时间的选择和设定功能；

模块三与模块五相连，用于需要作 10G IP 网络信号输出时，将超高清基带视音频数据送至模块五，进行标准的 NMI 或 TICO 格式的压缩后，打包为 IP 数据 SMPTE802.3a 标准进行 UDP数据广播分发功能输出；模块三还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；

模块四与模块2-1相连；模块四的输入端将10G IP信号输入到模块四，根据格式标准解码为超高清基带YUV 4：2：2数据，并送入模块2-1，将基带视音频数据进行同步和延时处理；模块四还随时与模块七相连，提供外部操作用户进行输入信号格式的选择和设定功能；

模块五与模块三相连，经过量化、同步和延时处理后的基带视音频数据输送给模块五，进行数据压缩，打包为符合 NMI 或 TICO 格式的数据包，以SMPTE-2022组协议实时输出，并以 UDP的网络模式按照 SMPTE802.3a数据分发标准进行 SFP 传输输出功能；模块五还随时与模块七相连，提供外部操作用户进行输出信号格式的选择和设定功能；

模块六与模块2-1相连，用于将量化、同步处理后的超高清/高清视音频基带数据有选择性进行保存作为原始数据的保存备用，并能够用来作为应急切换输出的功能；模块六还随时与模块七相连，提供外部操作用户将所需时段的超高清/高清数据在延时的同时还进行保存备份的选择功能。