[实用新型]双存储器加载电路及工业光网络单元终端设备有效

专利信息
申请号: 201720144449.4 申请日: 2017-02-17
公开(公告)号: CN206575435U 公开(公告)日: 2017-10-20
发明(设计)人: 陶祥;徐波波;梅永洪 申请(专利权)人: 杭州晨晓科技股份有限公司
主分类号: H04L12/24 分类号: H04L12/24;H04Q11/00;H04B10/25
代理公司: 广东广信君达律师事务所44329 代理人: 杨晓松,杨冬玲
地址: 310000 浙江省*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 存储器 加载 电路 工业 网络 单元 终端设备
【权利要求书】:

1.一种双存储器加载电路,其特征是,包括FPGA模块、第一存储器、第二存储器和片选切换电路,

所述第一存储器,用于存储基本配置文件;

所述第二存储器,用于更新升级配置文件;

第一存储器和第二存储器通过片选切换电路连接FPGA模块的片选接口,片选切换电路用于在FPGA模块上电时从第一存储器加载配置文件,在第二存储器内部配置文件配置正确后,加载第二存储器。

2.根据权利要求1所述的双存储器加载电路,其特征是,片选切换电路包括第一复位芯片、第二复位芯片、带有异步复位功能的D触发器、逻辑门电路,第一复位芯片连接FPGA模块的CS0管脚,D触发器连接第一复位芯片,D触发器通过逻辑门电路连接第一存储器和第二存储器,第二复位芯片连接FPGA模块的PROG管脚。

3.根据权利要求2所述的双存储器加载电路,其特征是,逻辑门电路包括一个与非门电路、第一或门电路和第二或门电路,D触发器输出端连接第一或门电路输入端,第一或门电路输出端连接第一存储器,D触发器输出端同时连接与非门电路输入端,与非门电路输出端连接第二或门电路输入端,第二或门输出端连接第二存储器,第一或门电路和第二或门电路的输入端还连接FPGA模块的片选管脚。

4.根据权利要求2所述的双存储器加载电路,其特征是,第一复位芯片的/MR管脚接入FPGA模块的CS0_SET信号,第一复位芯片RST管脚连接D触发器的MR管脚,D触发器的CP管脚连接FPGA模块的时钟管脚;D触发器的Q管脚连接第一或门电路和与非门电路;第二复位芯片的/MR管脚接入FPGA模块的 PROG_ST信号,第二复位芯片的RST管脚连接FPGA模块的PROG管脚。

5.根据权利要求2所述的双存储器加载电路,其特征是,第一复位芯片和第二复位芯片采用MAX811芯片,D触发器采用74LVC1G175芯片。

6.根据权利要求1所述的双存储器加载电路,其特征是,所述的第一存储器和第二存储器使用SPI Flash芯片。

7.一种工业光网络单元终端设备,其特征是,包括FPGA模块,所述FPGA模块设置权利要求1至6任一项所述的一种双存储器加载电路。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州晨晓科技股份有限公司,未经杭州晨晓科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201720144449.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top