[实用新型]晶体管及电子电路

说明书

技术领域

本公开涉及电子部件领域，并且具体涉及晶体管结构。

背景技术

N沟道MOS半导体晶体管包括均为N-型掺杂的漏极区域和源极区域，该漏极区域和源极区域被覆盖着绝缘栅的沟道区域分离。主电极定位在漏极区域和源极区域上。正电压通过这些主电极被施加在漏极区域与源极区域之间。通过该晶体管在这些主电极之间的电流的流动于是由施加在栅极与源极之间的栅极电压、或控制电压控制。MOS半导体晶体管的优点是流向栅极的控制电流接近于零。

当控制电压大于阈值电压时，该晶体管在导电状态中并且电流通过晶体管在这些主电极之间流动。

当该控制电压从该导电状态减小时，一旦该控制电压低于该阈值电压，该MOS半导体晶体管就转换至关闭状态。只要该控制电压与该阈值电压之差小于几百毫伏，就仍有泄漏电流，则该晶体管处于轻微的断开状态中。泄漏电流的强度以取决于温度的方式随着控制电压的减小而减小。该泄漏电流根据该控制电压而变化通过该控制电压的减小所限定的亚阈值摆幅值来表征，该亚阈值摆幅值使得该泄漏电流的强度被除以10。在接近20℃的环境温度下，MOS半导体晶体管具有大于60mV/dec的亚阈值摆幅值。

由于高亚阈值摆幅值，为了使泄漏电流消失，控制电压应当比该阈值电压低得多，例如距离该阈值电压多于500mV。于是该晶体管被强有力地阻断，并且没有明显的电流流动通过该晶体管。

类似于该MOS半导体晶体管，双极晶体管包括与主电极接触的两个N-型掺杂区域。发射极和集电极区域被基区分离开。正极电压被施加在该集电极与发射极之间。

当控制电流从该基区被导向至该发射极区域时，该双极晶体管处于开启状态中。为此，大于阈值电压的控制电压被施加在该基极与该发射极之间。该控制电流对应于通过该晶体管的空穴的流通。这种空穴的存在使得主电流能够在这些主电极之间流动。该双极晶体管于是具有由该主电流与该控制电流之比限定的增益。该双极晶体管的优点是其使得极高的主电流能够流动。

该控制电压被减小以阻断该双极晶体管。只要该控制电压接近该阈值电压，在该双极晶体管的主电极之间就剩余有泄漏电流，类似于MOS半导体晶体管的泄漏电流。与MOS半导体晶体管中的方式一样，该控制电压应当比该阈值电压低得多，这样使得该双极晶体管被强有力地阻断，并且没有明显的电流流动通过该晶体管。

需要一种能够结合MOS半导体晶体管和双极晶体管的一些优点并且克服它们全部或部分缺点的晶体管。

实用新型内容

因此，实施例提供了一种晶体管，包括：覆盖有绝缘栅的第一导电类型的准本征区域；与准本征区域接触的两个第二导电类型的第一掺杂区域，其中，准本征区域在两个第一掺杂区域之间延伸；安排在两个第一掺杂区域中的每一者上的主电极；第二导电类型的第二掺杂区域，第二掺杂区域与准本征区域接触但是与两个第一掺杂区域中的每一者电分离且物理分离，以及安排在第二掺杂区域上的控制电极。

在某些实施例中，晶体管安排在绝缘体上半导体(SOI)结构的绝缘体层上。

在某些实施例中，准本征区域是条形的，包括一对长边，长边各自与两个第一掺杂区域之一接触，并且其中，第二掺杂区域包括与准本征区域的长边接触的两个电连接部分。

在某些实施例中，准本征区域是条形的，包括一对长边，长边各自与两个第一掺杂区域之一接触，并且其中，第二掺杂区域与准本征区域的短边接触。

在某些实施例中，准本征区域具有叉形，包括：柄；两个分支；以及在柄与两个分支之间的连接部分；其中，柄的一部分在两个第一掺杂区域之间延伸；并且其中，第二掺杂区域在两个分支之间延伸，其中，第二区域与两个分支中的每一者接触并且与连接部分接触。

在某些实施例中，绝缘体层安排在设有偏置触点的第二导电类型的半导体衬底上。

在某些实施例中，绝缘体层具有小于30nm的厚度。

在某些实施例中，第二掺杂区域与两个第一掺杂区域在物理分离小于500nm的距离。

在某些实施例中，准本征区域的厚度小于20nm。