[实用新型]高速数传接收机

权利要求书

1.一种高速数传接收机，包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片，其特征在于还包括一路反馈回路；所述反馈回路采集FPGA的输入数据，并将数据输出到正交混频器，从而消除接收信号中的多普勒频移。

2.根据权利要求1所述的高速数传接收机，其特征在于所述的反馈回路为载波锁相环路。

3.根据权利要求2所述的高速数传接收机，其特征在于所述的高速数传接收机，具体包括电源模块，和依次串接的电信号转换器、第一放大器、正交混频器、第二放大器和FPGA芯片；高速数传接收机接收的传输信号通过电信号转换器转换为电信号，通过正交混频器后转换为I支路信号和Q支路信号，然后通过FPGA中的GTH模块中的均衡器均衡后，再通过限幅放大器放大，再依次进行CDR时钟数据恢复和判决器判决后，再通过串并转换模块转换为并行数据，再通过并行译码器译码后通过PXIe接口对外输出数据，在第二放大器和FPGA芯片之间引出反馈信号，所述引出的反馈信号通过载波锁相环路产生一路正交本地振荡信号并输入到正交混频器中，从而与输入正交混频器的通过转化后的含有大多普勒的电信号进行正交混频，从而消除信号的多普勒频移。

4.根据权利要求3所述的高速数传接收机，其特征在于所述的通过载波锁相环路产生一路正交本地振荡信号，具体为在正交混频器输出的I支路和Q支路信号通过第二放大器后，从I支路和Q支路各引出一路信号，依次通过包络检波器、低通滤波器和模数转换器后转换为数字信号，再输入到FPGA中，通过FPGA实现的数字鉴频鉴相器和低通滤波器后输入到直接频率合成控制模块的输入端，同时FPGA进行多普勒搜索得到初始多普勒信号并传输到直接频率合成控制模块的另一输入端，直接频率合成模块输出信号再通过数模转换器转换为模拟量信号输入到正交调制器中，同时FPGA搜索得到的初始多普勒信号还通过锁相环模块输入到正交调制器当中，正交调制器通过直接频率控制模拟量控制信号和锁相环信号产生消除载波多普勒频移的本振信号，并输入到正交混频器中。

5.根据权利要求4所述的高速数传接收机，其特征在于所述的正交调制器的调制方式为正交相移键控调制方式。

6.根据权利要求1~5之一所述的高速数传接收机，其特征在于所述的FPGA芯片外部进行了抗辐射加固处理。