[实用新型]一种用于级联积分梳状滤波器的补偿滤波器

说明书

技术领域

本实用新型涉及数字信号处理技术领域，具体为一种用于级联积分梳状滤波器的补偿滤波器。

背景技术

近几年来，物联网(Internet of Things，IOT)、虚拟现实(Virtual Reality， VR)、人工智能(Artificial Intelligence，AI)等技术的发展越来越迅猛，与其相关的智能家居、VR眼镜等硬件终端设备也被迅速地生产出来。这些硬件终端设备本质上就是实现人机交互，为了实现人机交互，就需要数字信号处理和通信，而完成这些数字信号处理和通信，就需要模数转换器(ADC)。

但是，随着人们对精度和性能的要求越来越高，普通的ADC根本就达不到那样的精度，此时就只能由采用过采样技术的∑-△ADC胜任。目前，TI和 ADI都已经有32位分辨率的产品了。为什么∑-△ADC可以达到如此高的精度呢？其原因是因为∑-△ADC是由∑-△调制器和数字抽取滤波器两部分构成的。这两部分中，∑-△调制器采用过采样技术，将信号转化为高频低精度的比特流形式，并且采用噪声整形技术，在调制的过程中将噪声能量搬移到高频带上，剩下在低频带内的噪声能量就变得非常少，并且随着调制器阶数的升高，低频部分的噪声能量越来越小；而数字抽取滤波器就是将调制器的高频低精度的比特流信号进行降采样和滤波，将信号以Nyquist频率输出，从而将调制器的高频低精度信号还原为低频高精度的数字信号。

附图1是用来进行大倍率抽取(降采样)的数字抽取滤波器的一般结构组成框图。第一级一般为CIC滤波器，用来进行大倍率抽取滤波，但是随着 CIC滤波器抽取倍数的增加，CIC的通带滚降将会越来越大，并且其阻带衰减一般不够大，这两点导致不能满足数字抽取滤波器整体的指标要求，此时就只能对CIC滤波器的通带滚降进行补偿，对阻带衰减进行增大。基于此，第二级一般为补偿滤波器，用来对第一级CIC滤波器进行补偿，同时完成自身的2倍抽取滤波。

目前现有技术的CIC补偿滤波器的结构一般是根据MATLAB中的filter- builder或fvtool或FDAtool工具进行自动化设计，然后可以得到CIC补偿滤波器的一般结构图，类型为多相分解直接型(Direct-Form FIR Ployphase Decomposition)或多项分解转置型(Direct-Form FIR Transposed Ployphase Decomposition)。

然而，由于CIC补偿滤波器属于一般FIR滤波器，其系数并不像CIC滤波器那样全为1，而是介于-1到1之间的无限长小数。FIR滤波器算法实现的本质就是数据经过一系列的延迟之后和对应的系数相乘，最后再相加得到输出结果，因此就不可避免的会使用乘法。但是乘法在FPGA实现或者ASIC实现时，却是非常耗费硬件资源的，为此，现有算法技术是采用移位加减运算的方法代替原有的乘法；为了进一步减少移位加减法的运算次数，人们发明了一种规范符号字(Canonic Signed Digit，CSD)的编码方式来有效减少移位加减的运算次数；采用了多相分解技术来改进先抽取再进行滤波的直接型CIC 补偿滤波器结构(如附图2)，由此得到了多相分解直接型的2倍抽取CIC补偿滤波器(附图3)；另一方面，根据一般FIR滤波器系数对称的特性，人们根据系数的对称性提出了附图4所示的改进结构来改进直接型结构。

虽然如上面所说已经有多种技术可以解决上述CIC补偿滤波器的资源消耗过大问题，但是在面积、功耗、速度三者之间存在矛盾的FPGA应用和ASIC 芯片设计上，上述的已有技术带来的补偿滤波器的结构改进在某些情形下仍然不能满足人们的要求。

发明内容

本实用新型的目的在于提供一种用于级联积分梳状滤波器的补偿滤波器，在保证补偿滤波器功能和性能的前提下，进一步减小补偿滤波器的面积和功耗，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案。