[实用新型]一种基于D锁存器和或非门的抢答器

说明书

技术领域

本实用新型涉及一种抢答器，尤其是一种基于D锁存器和或非门的抢答器，属于电子技术领域。

背景技术

D锁存器和或非门集成电路是常用的数字电路元件，也是数字电子技术课程教学的主要内容之一。但通常关于D锁存器和或非门集成电路的实训教学，多是关于芯片的逻辑验证，比较抽象和枯燥。在知识竞赛活动中，通常需要用到抢答器，学生普遍对抢答器的功能比较熟悉，对抢答器工作原理也比较好奇。为此，我们设计一个采用D锁存器和或非门集成电路来完成，功能和电路比较简单的抢答器电路，应用于D锁存器和或非门集成电路的实训教学，以调动学生参与实训教学的兴趣，提高教学成效。

实用新型内容

本实用新型提供一种基于D锁存器和或非门的抢答器，应用于数字电子技术课程的D锁存器和或非门集成电路的实训教学。

本实用新型所采取的具体技术方案如下：

一种基于D锁存器和或非门的抢答器，抢答器的电路包括抢答开关K0～K3、发光二极管D0～D3、电阻R0～R5、复位开关K4、D锁存器U1、或非门U2，其中抢答开关K0的一端接电阻R0的一端和D锁存器U1的D0输入端，抢答开关K1的一端接电阻R1的一端和D锁存器U1的D1输入端，抢答开关K2的一端接电阻R2的一端和D锁存器U1的D2输入端，抢答开关K3的一端接电阻R3的一端和D锁存器U1的D3输入端，抢答开关K0～K3的另一端都接+5V电源，电阻R0～R3的另一端都接地；D锁存器U1的Q0输出端接发光二极管D0的正极和或非门U2的2脚，Q1输出端接发光二极管D1的正极和或非门U2的3脚，Q2输出端接发光二极管D2的正极和或非门U2的4脚，Q3输出端接发光二极管D3的正极和或非门U2的5脚，发光二极管D0～D3的负极都接电阻R4的一端，电阻R4的另一端接地，或非门U2的2～5脚为一组四输入或非门的四个输入端；D锁存器U1的数据锁存端STB接或非门U2的1脚，输出使能端接地，复位端MR接复位开关K4的一端和电阻R5的另一端，复位开关K4的另一端接+5V电源，电阻R5的另一端接地，或非门U2的1脚为一组四输入或非门的输出端。

上述D锁存器U1采用CD4508芯片，CD4508芯片为双4位D锁存器，或非门U2采用CD4002芯片，CD4002芯片为双4输入端或非门。

本实用新型设计了一个采用D锁存器和或非门集成电路为主要元件且功能和电路比较简单的抢答器，将该抢答器应用于数字电子技术课程的D锁存器和或非门集成电路的实训教学，可以调动学生参与实训教学的兴趣，从而提高教学成效。

附图说明

图1是本实用新型电路图。

具体实施方式

下面结合附图对本实用新型做进一步说明。

如图1所示，本基于D锁存器和或非门的抢答器，其电路包括抢答开关K0～K3、发光二极管D0～D3、电阻R0～R5、复位开关K4、D锁存器U1、或非门U2，其中抢答开关K0的一端接电阻R0的一端和D锁存器U1的D0输入端，抢答开关K1的一端接电阻R1的一端和D锁存器U1的D1输入端，抢答开关K2的一端接电阻R2的一端和D锁存器U1的D2输入端，抢答开关K3的一端接电阻R3的一端和D锁存器U1的D3输入端，抢答开关K0～K3的另一端都接+5V电源，电阻R0～R3的另一端都接地；D锁存器U1的Q0输出端接发光二极管D0的正极和或非门U2的2脚，Q1输出端接发光二极管D1的正极和或非门U2的3脚，Q2输出端接发光二极管D2的正极和或非门U2的4脚，Q3输出端接发光二极管D3的正极和或非门U2的5脚，发光二极管D0～D3的负极都接电阻R4的一端，电阻R4的另一端接地，或非门U2的2～5脚为一组四输入或非门的四个输入端；D锁存器U1的数据锁存端STB接或非门U2的1脚，输出使能端接地，复位端MR接复位开关K4的一端和电阻R5的另一端，复位开关K4的另一端接+5V电源，电阻R5的另一端接地，或非门U2的1脚为一组四输入或非门的输出端。

上述D锁存器U1采用CD4508芯片，CD4508芯片为双4位D锁存器，或非门U2采用CD4002芯片，CD4002芯片为双4输入端或非门。

K0～K3为四路抢答开关，D0～D3为对应的四路抢答显示发光二极管，K4为复位开关。当按一下复位开关K4，D锁存器U1的Q0～Q3全输出低电平，D0～D3全灭，抢答器进入抢答状态；当按下任意一路抢答开关时，D锁存器U1对应路输出高电平，对应路的发光二极管亮，同时，或非门U2输出低电平，所输出的低电平送回D锁存器U1的数据锁存端STB，使D锁存器U1的输出锁存，从而使其它路的抢答输入失效。