[实用新型]一种带485总线的高速脉冲信号处理电路有效
申请号: | 201720292941.6 | 申请日: | 2017-03-24 |
公开(公告)号: | CN206684516U | 公开(公告)日: | 2017-11-28 |
发明(设计)人: | 赖乾恩;顾敏明 | 申请(专利权)人: | 浙江理工大学 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 无锡市汇诚永信专利代理事务所(普通合伙)32260 | 代理人: | 张欢勇 |
地址: | 310018 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 485 总线 高速 脉冲 信号 处理 电路 | ||
技术领域
本实用新型涉及电子技术,尤其涉及一种高速脉冲信号处理电路。
背景技术
高速信号通常是指多条时序和频率要求较高的信号,也是传输速率比较高的数字信号。高速信号处理的电路在设计过程中需要注意信号的完整性,信号具有良好的信号完整性是指当在需要的时候,具有所必须达到的电压电平数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。信号完整性主要是指信号在信号线上传输的质量,当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时,该电路就有很好的信号完整性。当信号不能正常响应或者信号质量不能使系统长期稳定工作时,就出现了信号完整性问题,信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。一般认为,当系统工作在50MHz时,就会产生信号完整性问题,而随着系统和器件频率的不断攀升,信号完整性的问题也就愈发突出。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等这些问题都会引起信号完整性问题,导致系统工作不稳定,甚至完全不能正常工作。现在市面上大部分对高速信号处理的模块都或多或少的存在延迟、反射、串扰、时序、振荡等信号完整性问题。
实用新型内容
为实现工业现场高速脉冲信号的输入及IO控制,本实用新型提供了一种带485总线的高速脉冲信号处理电路,能够完成对高速脉冲信号的计数、测频率,输出电平信号,通过485接口进行通信功能。
本实用新型解决其技术问题的具体方案是:
一种带485总线的高速脉冲信号处理电路,包括485通信模块、高速输入模块、信号输出模块、电源模块,所述控制模块包括单片机及其外围电路;所述485通信模块包括隔离电路与485通信电路,用于脉冲信号处理电路与上位机或其他模块的485总线通信;所述高速输入模块包括高速光耦芯片及外围接口电路,用于高速信号的高速采集以及电平转换功能;所述信号输出模块包括光耦及其外围驱动保护电路,用于从单片机输出电平信号;所述电源模块包括TPS54202稳压芯片及其外围稳压滤波电路,AS1117稳压芯片及其外围电路。
所述高速输入模块包括高速光耦U1、电阻R1、电阻R2、电阻R3、电阻R4,电容C1,光耦输入部分的端口2接24V高压电源,外部高速信号通过电阻R2接到光耦的端口3,在光耦的端口2和端口3之间跨接电阻R1;光耦输出部分的输出端口6通过上拉电阻R3上拉到3.3V电源,并通过电阻R4接到单片机的INH端口,这部分电路将光耦隔离并降压的高速信号输入到单片机进行处理;光耦电源包括端口8接3.3V正电源,端口5接电源地,并在3.3V正电源和电源地之间接去耦电容C1。
所述信号输出模块包括光耦U2,电阻R5、电阻R6、电阻R7、电阻R8,发光二极管D1,稳压管D2,NPN复合管Q1,光耦输入部分的端口2通过电阻R6接单片机输出端口YO1,端口1接3.3V正电源,并在3.3V电源和单片机输出引脚YO1之间接跨电阻R5和发光二极管D1串联形成的网络;光耦输出端的端口3通过下拉电阻R7下拉到地,通过限流电阻R8接到复合管Q1的基极,光耦端口4直接接24V正电源,并将稳压管D2的阴极也接到24V,稳压管阳极与复合管的集电极相连并接到输出端Y2,复合管的发射极接到地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江理工大学,未经浙江理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720292941.6/2.html,转载请声明来源钻瓜专利网。