[实用新型]高电压正‑本‑负PIN二极管

说明书

技术领域

本实用新型是有关于一种半导体元件，且特别是有关于一种高电压正-本-负PIN (P-I-N)二极管的结构。

背景技术

PIN二极管与一般以P载子材料与N载子材料为介面的PN二极管的差异是PIN 二极管有一宽的本征(intrinsic)区域。此本征区域是维持半导体的材料，没有掺杂。

图1是现有的一种PIN二极管剖面示意图。参阅图1，在基底20上会形成有浅沟渠绝缘(shallow trench isolation,STI)或场氧化层绝缘(field oxidation isolation，FOX) 结构30。PIN二极管40是形成在基底20上的浅沟渠绝缘结构30。PIN二极管40一般是另外形成的硅半导体材料。如在纵向的剖面结构所示，PIN二极管40包含P+掺杂区域42、本征区域44以及N+掺杂区域46。PIN二极管40的特点是P+掺杂区域 42与N+掺杂区域46之间还包含本征区域44。本征区域44是没有被掺杂的区域，其载子的浓度维持硅材料的本征浓度，远低于P+掺杂区域42与N+掺杂区域46的载子浓度。

由于PIN二极管40的本征区域44会分别与P+掺杂区域42及N+掺杂区域46 构成两个介面，也因此产生串连的两个寄生电容器，可以降低寄生电容值。PIN二极管40可以广泛的应用，其中例如可以是在高电压操作下的高频元件。本实用新型不详细描述PIN二极管40的基本结构以及其应用。

PIN二极管40的应用所需要考虑的特性其一，包括其击穿电压(breakdown voltage) 的电压值，以能适应高压电路的使用。如果PIN二极管40的击穿电压愈高，则PIN 二极管40更可以承受更高电压，也因此有利于高电压电路的应用。

如何提升PIN二极管的击穿电压，是PIN二极管的设计所需要考虑的因素其一。

实用新型内容

本实用新型提供一种高电压正-本-负PIN二极管结构，可以提升PIN二极管的击穿电压。

本实用新型的高电压正-本-负PIN二极管，是形成于半导体的基底上的绝缘结构。该绝缘结构是在该基底中的高电压掺杂井区。该PIN二极管包括半导体层位于该绝缘结构上。该半导体层包含：第一掺杂区，是第一导电型；至少一个第二掺杂区，是第二导电型，与该第一导电型相反；以及未被掺杂或是淡掺杂的至少一个本征区，在该第一掺杂区与该至少一个第二掺杂区之间。至少一个内连接结构，在该绝缘结构上，用以分别电连接该至少一个本征区到该高电压掺杂井区。

在本实用新型的一实施例中，该至少一个第二掺杂区、该至少一个本征区以及该至少一个内连接结构分别的数量是相等，且是2或是大于2。

在本实用新型的一实施例中，该绝缘结构是埋入氧化硅层或是埋入氧化层或是浅沟渠层绝缘层或是场氧化层。

在本实用新型的一实施例中，该第一导电型是N导电型，该第二导电型是P导电型，或是该第一导电型是P导电型，该第二导电型是N导电型。

在本实用新型的一实施例中，该半导体层以该第一掺杂区为共同区域，该至少一个第二掺杂区与该至少一个本征区是以该第一掺杂区向外延伸。

在本实用新型的一实施例中，该至少一个本征区在该第一掺杂区与该至少一个第二掺杂区之间的长度是4微米以上。

在本实用新型的一实施例中，该至少一个本征区在该第一掺杂区与该至少一个第二掺杂区之间的长度是2微米到6微米的范围。

在本实用新型的一实施例中，该至少一个内连接结构分别是连接在该至少一个本征区的位置，是在该第一掺杂区与该至少一个第二掺杂区之间的中间区域。

在本实用新型的一实施例中，该至少一个本征区包括向外侧延伸的连接区域，用以与该至少一个内连接结构连接。

在本实用新型的一实施例中，该连接区域的位置相对于该第一掺杂区与该至少一个第二掺杂区有一距离。

在本实用新型的一实施例中，该高电压掺杂井区是该第一导电型，该高电压掺杂井区还有该第一导电型的表层(substrate-surface)掺杂区域与该至少一个内连接结构电连接，用以将该至少一个内连接结构所得到的电压提供该高电压掺杂井区。

基于上述，本实用新型的高电压正-本-负PIN二极管结构，将本征区域的电压也传递到下端的高电压掺杂井区，使得高电压掺杂井区的电压接近阳极与阴极之间电压差的中间值，防止PIN二极管击穿，也因此提升PIN二极管的击穿电压。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明