[实用新型]一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构

说明书

技术领域

本实用新型涉及GNSS导航卫星接收机应用领域，尤其涉及一种基于SOC的GNSS卫星信号处理的基带硬件平台电路结构。

背景技术

GNSS(Global Navigation Satellite System)是一种利用卫星发射信号，地球表面或邻近地面的接收机接收信号来测量观测物的位置和时间等信息的全球导航卫星系统。GNSS卫星信号包含北斗卫星导航系统(BDS)、美国的GPS、俄罗斯的GLONASS、欧洲的GALILEO，以及相关的增强系统，如美国的WAAS(广域增强系统)、欧洲的EGNOS(欧洲静地导航重叠系统)和日本的MSAS(多功能运输卫星增强系统)等，还涵盖在建和以后要建设的其他卫星导航系统。

其中BDS、GPS和GALILEO信号采用典型的码分多址(CDMA)调制技术进行合成，GLONASS信号采用频分多址(FDMA)调制技术合成，其完整信号主要包括载波、伪随机码和数据码等三种分量。BDS信号载波分别记作B1(1561.098MHz)、B2(1207.14MHz)和B3(1268.52MHz)。GPS信号载波分别记作L1(1575.42MHz)、L2(1227.6MHz)和L5(1176.45MHz)。GLONASS信号载波分别记作G1(1602MHz)、G2(1246MHz)。GALILEO信号载波分别记作E1(1589.74MHz)、E2(1561.1MHz)、E5a(1176.45MHz)、E5b(1207.14MHz)和E6(1278.75MHz)。共计四系统十三个频点，每个卫星系统的各个卫星都在各自的两个或者三个载波频率上发射广播测距码和导航信息。射频通道接收完所有信号后，基带电路平台对信号进行信号相关、捕获、跟踪、导航电文解析、定位解算、以及RTK(Real-time kinematic，载波相位差分技术)高精度解算，并把原始观测数据、RTK、PPP(precise point positioning，精密单点定位)定位结果数据输出。

在现有技术中，有一种设计方案是选择了分离式的平台作为GNSS接收机基带平台，采用1颗FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片加1颗MCU芯片(这里MCU包含ARM或者DSP，以下统一称为MCU)，两者以独立形式放置在接收机的同一个电路板配合工作，一般采用EMIF(外部存储器连接接口)，完成对GNSS中频信号的处理，其中FPGA芯片主要完成相关、捕获、跟踪，MCU芯片完成对FPGA的控制、导航电文解析、定位解算和高精度解算等，数据输出接口包含UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、USB、10M以太网，不具备大容量存储功能。

每一颗卫星系统具有多个卫星平均可视卫星约为9至10颗，如果按总共十三个频点计算，那么FPGA传输给MCU的数据量是非常巨大的，再由于GNSS接收机的对实时性的要求高，采用的是分离式平台时，两颗芯片间的传输数据称为了一个瓶颈，导致现有GNSS接收机不能实现全面的多系统接收处理，并以兼容多种外部设备接口。

实用新型内容

鉴于目前GNSS导航卫星接收机领域存在的上述不足，本实用新型提供一种能有效解决现有GNSS多系统的卫星环境，具有多种数据通讯接口形式和大容量存储功能的GNSS接收机基带硬件电路结构，具体方案如下：

本实用新型提供了一种基于SOC架构的GNSS卫星接收机基带硬件平台电路结构，所述结构包括SOC处理器模块、平台硬件基础资源模块和输入输出接口模块；

该SOC处理器模块包括PLPL(Programmable Logic，可编程逻辑)处理器、PS(Processing System，处理器系统)双核处理器，PS双核处理器包括PS-A内核和PS-B内核；

平台硬件基础资源模块包括Nor Flash电路单元、通信电路单元、扩展内存电路单元、存储电路单元和OCXO时钟电路单元；