[实用新型]一种电力电子器件的板级埋入封装结构

说明书

技术领域

本实用新型涉及封装技术领域，具体涉及一种电力电子器件的板级埋入封装结构。

背景技术

随着半导体制造工艺的进步，对电力电子设备容量增大的需求以及对电力电子器件的性能和功率要求也越来越高，由此产生了耐高压、大功率的电力电子器件。大功率电力电子器件具有耐压高、电流大、开关频率高、动态压降小等优越性能，越来越多地被应用到各类大中功率电力变换装置中，成为现代电力电子技术的主导器件。

大功率电力电子器件也在致力于高可靠性、高效率和低功耗，其中，大功率电力电子器件低功耗的方向之一是减少由于芯片封装所带来的开关损耗。对于大功率电力电子器件，目前采用的封装方法包括双侧引脚扁平封装(Dual Flat Package，DFP)、双列直插式封装(Dual In-line Package，DIP)或者四侧引脚扁平封装(Quad Flat Package with Bumper，BQFP)等，并采用传统的引线键合方式，即使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。

但是随着大功率电力电子器件芯片耐压和功率增大，要求引脚间所能承受的耐压越来越高，采用传统封装方法的大功率电力电子器件，在高开关频率下其集成参数较大，所带来的功耗问题也越来越显著。此外，芯片产生的热量很难从封装结构中传导出去，其散热问题也亟待解决。

实用新型内容

有鉴于此，本实用新型实施例提供一种电力电子器件的板级埋入封装结构，以解决现有技术中大功率电力电子器件在高开关频率下的损耗和散热问题。

本实用新型实施例提供了一种电力电子器件的板级埋入封装结构，包括：芯片载体和芯片，芯片的背面与芯片载体的表面键合，芯片的正面具有至少两个电极；

芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；

第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；

芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；

芯片上依次形成有再布线层和阻焊层。

可选地，芯片的背面与芯片载体键合的方式包括共晶焊、烧结银或高导热胶涂覆。

可选地，芯片和芯板之间的空隙内填充有第二半固化片。

可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。

可选地，芯片为平面型电力电子器件。

本实用新型实施例提供的电力电子器件的板级埋入封装结构，包括芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；芯片上依次形成有再布线层和阻焊层。该封装结构可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，因此降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，本实用新型提供的无引线的电力电子器件的板级埋入封装结构降低了大功率电力电子器件在高开关频率下的损耗问题；此外，本实用新型提供的封装结构中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的芯片电极直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。

附图说明

图1为本实用新型实施例提供的一种电力电子器件的板级埋入封装方法的工艺流程图；

图2a为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯片载体的俯视示意图；

图2b为图2a沿虚线A-A'的剖面结构示意图；

图2c为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第一半固化层的俯视图；

图2d为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第一半固化片的剖面结构示意图；

图2e为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯板的俯视图；

图2f为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合芯板的剖面结构示意图；

图2g为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第二半固化片的剖面结构示意图；

图2h为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第二半固化片开孔的剖面结构示意图；