[实用新型]半导体密封环和半导体装置

说明书

技术领域

本实用新型涉及半导体领域，尤其涉及一种半导体密封环和半导体装置。

背景技术

集成电路制造过程中，当在晶圆(wafer)上已经形成需要的电路结构后，要通过激光切割或者(利用高速旋转的金刚石刀片的)机械切割将晶圆上单独的芯片(die)切割开来，形成独立的单颗的晶片，为后续的封装等工序做准备。半导体材料，例如硅材料，具有一定的脆性，对晶圆的切割会对晶圆的正面和背面产生机械应力，容易在芯片的边缘等位置产生破损。而且，初始的芯片边缘裂隙在后续的封装工艺中或在产品的使用中会进一步扩散，从而可能引起芯片断裂。

为了保护芯片内部的电路结构，现在芯片的制造过程中会包括一个密封环(Seal Ring)结构的形成步骤。密封环围绕在芯片的集成电路的内部核心区域周围，保护集成电路的电气性能和可靠性。而且，密封环具有闭合的结构，可以阻止其他化学物质，包括湿气渗透侵入集成电路的内部核心区域，因此起到一定的隔离防护作用。

但是，目前密封环的基本设计思路是要把导致破损的机械应力阻挡在闭合环之外，属于一种“硬碰硬”的围堵式结构，其实际效果并不非常理想。在一些情况下，切割造成的破损还是能够冲破密封环的防护，造成芯片内部结构的损伤。因此，存在一种对改进芯片保护结构，更好地防止切割等机械操作对芯片造成损伤的技术方案的需求。

实用新型内容

为了解决上述现有技术中存在的问题，本实用新型提出了一种半导体密封环，设置在基板上，围绕在半导体电路区周围，所述半导体密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。

可选地，每个所述金属条层中的多个金属条平行排列，且所述金属条的排数为5排-9排。

可选地，半导体密封环包括至少3个金属条层。

可选地，每个所述金属条层包括多个不连续的金属条，相邻金属条层的金属条在水平方向上错开。

本实用新型提出了一种半导体装置，包括：基板，在所述基板上的电路区，包括有源和无源电子器件；以及在所述基板上，围绕所述电路区的密封环；所述密封环包括多个金属条层和多个通孔，每个所述金属条层中包括多个金属条，相邻金属条层中的对应位置的金属条之间通过通孔连接。

可选地，所述金属条的长度为4-10μm，宽度为0.4-1μm，同一排金属条之间的最小间距为0.8-1.2μm，相邻两排金属条之间的最小间距为0.3-0.7μm。

可选地，错开的相邻金属条层的金属条交叠部分的长度为1.5μm–2.5μm。

可选地，所述基板上具有接触层，所述接触层上具有多层介电层，其中所述接触层中有接触孔，最下层的介电层中的金属条通过所述接触孔耦合到基板上。

可选地，所述接触孔的横截面是边长为0.1-0.5μm的正方形。

可选地，所述通孔的横截面是边长为0.1-0.5μm的正方形。

可选地，所述通孔和金属条的材料为铝或者铜。

可选地，所述接触孔的材料为钨。接触孔通过蚀刻和沉积的工艺形成。

根据本实用新型的密封环可以有效地疏导吸收后段切割工艺或其他动作来源所引入的机械应力，通过提供多种连续折线形的应力传导通路模式，把应力在密封环结构内部慢慢弱化并分散吸收，最终通过该新型密封环结构的一部分将应力彻底拦截，从而避免机械应力产生的破损延伸到芯片内部造成线路损坏，大大提高了产品的良率和可靠性。

本实用新型的半导体装置具有更好的机械可靠性。

附图说明

图1是具有密封环的集成电路芯片的平面图。

图2是现有技术中密封环结构的剖面图。

图3是根据本实用新型一个实施例的密封环结构的剖面图。

图4是根据本实用新型一个实施例的一层金属条结构示意图。

图5是一个密封环的平面结构图。

图6是根据本实用新型一个实施例的密封环结构的剖面图。

图7是根据本实用新型一个实施例的应力传导示意图。

其中，附图标记说明如下：

100，200,300，500，600 半导体器件

101，501，102，502 芯片

103 切割道

104，204，304，604 电路区

105，205，305，605 密封环组件

207，307，607 接触层