[实用新型]一种具有阻容二极管辅助触发SCR结构的ESD防护器件

说明书

技术领域

本发明属于集成电路的静电放电防护领域，涉及一种ESD防护器件，具体涉及一种具有阻容二极管辅助触发SCR结构的ESD防护器件，可用于提高片上IC的ESD可靠性。

背景技术

日常生活中，随着多媒体技术的快速发展，电子系统的多功能性和便携性需求持续增加，这均会迫使电子系统需要更高的集成度。虽然集成技术在不断提高，IC芯片高集成度大大提高了系统的电路性能和能耗效率，但是，IC芯片的可靠性问题却随着集成技术的提高变得日益严峻。尤其是IC芯片在人为或机器接触过程中产生的静电放电(ESD)，严重损害着IC芯片的稳定性和效能性。瞬态ESD脉冲可造成芯片功能完全丧失，也可能损坏芯片的局部电路，造成电子系统功能紊乱。而且，这种潜在性的损伤在检测中较难以发现，严重影响产品的成品率。正因如此，针对IC芯片的ESD防护电路逐渐引起业内人士的关注，并已成为当前ESD研究领域的热点。

目前，已有一部分IC芯片已采用ESD防护电路，这在增强IC芯片ESD防护能力的同时，也会同时增加IC的芯片面积，由此造成芯片的制造成本的增加。与二极管、栅接地N型金属氧化物半导体(GGNMOS)等常见防护结构相比，可控硅整流器(SCR)结构的单位面积ESD电流泄放能力较强，有利于节省版图面积和降低制造成本，所以SCR器件逐渐成为IC芯片的片上ESD防护领域的研究热点。但是，SCR结构存在触发电压高，维持电压低易产生闩锁等问题，严重制约了SCR结构在IC芯片的ESD防护应用。1993年，A.D.W.Miller提出了一种外接阻容耦合电路的方法，以降低ESD防护器件的触发电压和开启时间，提升器件的导通均匀性，从而提高器件的ESD防护能力。然而，外接的阻容耦合电路会大大增加IC芯片的版图面积，不利于日益高密度集成的IC芯片。本发明实例提供了一种具有阻容二极管辅助触发SCR结构的ESD防护器件，一方面，该器件具有由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径，既不用耗费额外的版图面积，又能充分利用阻容耦合电路触发电压低、开启时间短的优势，还能通过栅控二极管的导通提高N阱寄生阱电阻的电位，加速SCR结构电流泄放路径的开启；另一方面，该器件还具有由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，既能充分利用SCR结构的强鲁棒性特点，又能利用多电流泄放路径对寄生PNP集电极电流的分流作用，降低SCR结构的正反馈程度，有助于提高器件的维持电压。

发明内容

针对具有SCR结构的ESD防护器件普遍存在触发电压较高和维持电压过低的问题，本发明实例设计了一种具有阻容二极管辅助触发SCR结构的ESD防护器件，充分利用阻容耦合电路触发电压低和开启速度快的优势，结合SCR结构的ESD鲁棒性强的优点，并通过形成多电流泄放路径有效分流ESD脉冲，使该设计器件在ESD应力作用下，可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压。

本发明通过以下技术方案实现：

一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第三P+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成；

在所述P衬底的表面区域从左至右依次设有所述N阱和所述P阱，所述P衬底的左侧边缘与所述N阱的左侧边缘相连，所述N阱的右侧与所述P阱的左侧相连，所述P阱的右侧与所述P衬底的右侧边缘相连；

在所述N阱的表面区域从左至右依次设有所述第一N+注入区、所述第一P+注入区、所述第二N+注入区和所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层，所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层的左侧与所述第二N+注入区的右侧相连，所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层的右侧与所述第三N+注入区的左侧相连；

所述第三N+注入区横跨在所述N阱和所述P阱表面区域，所述第三N+注入区的右侧与所述第二P+注入区的左侧相连；