[实用新型]一种基于FPGA的自动识别并切换网口的电路及系统有效
| 申请号： | 201720480677.9 | 申请日： | 2017-05-03 |
| 公开（公告）号： | CN206684543U | 公开（公告）日： | 2017-11-28 |
| 发明（设计）人： | 李朋;赵鑫鑫;张孝飞;尹超 | 申请（专利权）人： | 济南浪潮高新科技投资发展有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042;H04L12/02 |
| 代理公司： | 济南信达专利事务所有限公司37100 | 代理人： | 杜鹃花 |
| 地址： | 250100 山东省济南市*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 自动识别 切换 电路 系统 | ||
1.一种基于FPGA的自动识别并切换网口的电路，其特征在于包括FPGA芯片、以太网PHY接口和网络接口，FPGA芯片包括MUX模块、帧解析模块、Tri-Mode Ethernet MAC IP核和SGMII IP核，网络接口、以太网PHY接口、SGMII IP核、Tri-Mode Ethernet MAC IP核和帧解析模块依次连接组成一条能够传输主控命令并解析主控命令的主控解析回路，上述主控解析回路共多条；每条主控解析回路中的帧解析模块均与MUX模块连接，上述多条主控解析回路中任意两条主控解析回路中对应的两个帧解析模块均相连接。
2.根据权利要求1所述的一种基于FPGA的自动识别并切换网口的电路，其特征在于所述主控解析回路共两条，每条主控解析回路中的帧解析模块均与MUX模块连接，两条主控解析回路中对应的两个帧解析模块相连接。
3.根据权利要求1或2所述的一种基于FPGA的自动识别并切换网口的电路，其特征在于所述网络接口为RJ45接口。
4.根据权利要求1或2所述的一种基于FPGA的自动识别并切换网口的电路，其特征在于所述Tri-Mode Ethernet MAC IP核和SGMII IP核均为能够支持10Mbps/100MBPS/1000MBPS网速的IP核。
5.一种基于FPGA的自动识别并切换网口的系统，其特征在于包括如权利要求1-4任一项所述的一种基于FPGA的自动识别并切换网口的电路、设备和多个主控，每个主控对应一条主控解析回路，每个主控的网络接口均和与其对应的主控解析回路中的网络接口连接，MUX模块和设备连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南浪潮高新科技投资发展有限公司，未经济南浪潮高新科技投资发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720480677.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种新型工程造价管理装置
- 下一篇：车载、室内两用高温低氧感应报警装置
